发明创造名称：半导体装置及其制造方法
外观设计名称：
决定号：202145
决定日：2020-02-04
委内编号：1F277706
优先权日：
申请（专利）号：201380078189.X
申请日：2013-07-16
复审请求人：株式会社日立制作所
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：骆素芳
合议组组长：章放
参审员：王丹
国际分类号：H01L21/336,H01L29/12,H01L29/78
外观设计分类号：
法律依据：专利法第22条第3款
决定要点
：如果一项权利要求的技术方案相对于对比文件的区别技术特征属于本领域的公知常识，且应用该公知常识的权利要求的技术方案相对于该对比文件没有取得预料不到的技术效果，则该权利要求不具有突出的实质性特点和显著的进步，不具备创造性。
全文：
本复审请求审查决定涉及申请号为201380078189.X，名称为“半导体装置及其制造方法”的发明专利申请（下称本申请）。本申请的申请人为株式会社日立制作所，申请日为2013年07月16日，进入中国国家阶段日为2016年01月13日，公开日为2016年03月30日。
经实质审查，国家知识产权局原审查部门于2019年01月11日以本申请的权利要求1-9不具备专利法第22条第3款规定的创造性为由发出驳回决定，驳回了本申请。驳回决定的主要理由是：权利要求1和5与对比文件1（JP2013055214A，公开日为2013年03月21日）的区别技术特征在于：上述电阻减小层由多结晶硅膜形成；使构成上述电阻减小层的多结晶硅膜的杂质浓度比构成上述损害抑制层的多结晶硅膜的杂质浓度大。该区别技术特征属于本领域公知常识，因而，权利要求1、5不具备专利法第22条第3款规定的创造性；对比文件1公开了权利要求2-4、6-9的附加技术特征，因此，权利要求2-4、6-9也不具备专利法第22条第3款规定的创造性。同时指出，本领域技术人员结合对比文件2（US2008122007A1，公开日为2008年05月29日）背景技术也能得到权利要求的技术方案。驳回决定所依据的文本为：于进入中国国家阶段日2016年01月13日提交的说明书第1-164段、说明书附图图1-24、说明书摘要、摘要附图；2018年03月15日提交的权利要求第1-9项。驳回决定所针对的权利要求书如下：
“1. 一种半导体装置，其特征在于，
具备：
(a)具有第一主面及与上述第一主面相反面的第二主面，由禁带宽度比硅大的半导体材料构成的第一导电型的基板；
(b)形成于上述基板的上述第一主面上的上述第一导电型的漂移层；
(c)距上述漂移层的表面具有第一深度，在上述漂移层内导入有与上述第一导电型不同的第二导电型的第一杂质的上述第二导电型的焊接区域；
(d)距上述漂移层的表面具有第二深度，在上述焊接区域的端部离开地配置于上述焊接区域内，导入有上述第一导电型的第二杂质的上述第一导电型的源区域；
(e)至少与上述漂移层和上述源区域之间的上述焊接区域接触的栅绝缘膜；
(f)与上述栅绝缘膜接触的栅电极；以及
(g)形成于上述基板的上述第二主面侧的上述第一导电型的漏极区域，
上述栅电极包括：
(f1)损害抑制层，其与上述栅绝缘膜接触，抑制对上述栅绝缘膜的损害；以及
(f2)电阻减小层，其形成于上述损害抑制层上，与未设置该电阻减小层的情况相比，有助于减小栅电极电阻，
上述损害抑制层由与构成上述漂移层及上述焊接区域的第一材料不同的第二材料构成，
构成上述损害抑制层的上述第二材料是多结晶硅，上述电阻减小层由多结晶硅膜形成，
使构成上述电阻减小层的多结晶硅膜的杂质浓度比构成上述损害抑制层的多结晶硅膜的杂质浓度大。
2. 根据权利要求1所述的半导体装置，其特征在于，
上述第一材料和上述第二材料的热膨胀率不同。
3. 根据权利要求2所述的半导体装置，其特征在于，
上述损害抑制层的厚度是200nm以下。
4. 根据权利要求3所述的半导体装置，其特征在于，
构成上述基板、上述漂移层及上述焊接区域的上述第一材料是碳化硅。
5. 根据权利要求1所述的半导体装置，其特征在于，
上述第一导电型是n型，上述第二导电型是p型。
6. 一种半导体装置的制造方法，其特征在于，
具备下述工序：
(a)准备由禁带宽度比硅大的半导体材料构成的第一导电型的基板的工序；
(b)在上述基板的第一主面上形成上述第一导电型的漂移层的工序；
(c)在上述基板的与上述第一主面相反侧的第二主面上形成上述第一导电型的漏极区域的工序；
(d)通过在上述漂移层导入与上述第一导电型不同的第二导电型的第一杂质，在上述漂移层内形成距上述漂移层的表面具有第一深度的上述第二导电型的焊接区域的工序；
(e)上述(d)工序后，通过在上述焊接区域内导入上述第一导电型的第二杂质，形成距上述漂移层的表面具有第二深度，并与上述焊接区域的端部离开的上述第一导电型的源区域的工序；
(f)上述(e)工序后，形成至少包括与上述漂移层和上述源区域之间的上述焊接区域接触的部分的栅绝缘膜的工序；
(g)上述(f)工序后，形成与上述栅绝缘膜接触的栅电极的工序，
上述(g)工序包括：
(g1)形成损害抑制层的工序，该损害抑制层与上述栅绝缘膜接触，且抑制对上述栅绝缘膜的损害；以及
(g2)形成电阻减小层的工序，该电阻减小层形成在上述损害抑制层上，与未设置该电阻减小层的情况相比，有助于减小栅电极电阻，
上述损害抑制层由与构成上述漂移层及上述焊接区域的第一材料不同的第二材料构成，
上述(g1)工序由多结晶硅膜形成上述损害抑制层，上述(g2)工序由多结晶硅膜形成上述电阻减小层，
使构成上述电阻减小层的多结晶硅膜的杂质浓度比构成上述损害抑制层的多结晶硅膜的杂质浓度大。
7. 根据权利要求6所述的半导体装置的制造方法，其特征在于，
上述第一材料和上述第二材料的热膨胀率不同。
8. 根据权利要求7所述的半导体装置的制造方法，其特征在于，
在上述(g1)工序中形成的上述损害抑制层的厚度是200nm以下。
9. 根据权利要求6所述的半导体装置的制造方法，其特征在于，
构成上述基板、上述漂移层及上述焊接区域的上述第一材料是碳化硅。”
申请人（下称复审请求人）对上述驳回决定不服，于2019年03月27日向国家知识产权局提出了复审请求，同时修改了权利要求书，提交了新修改的权利要求书包括权利要求第1-11项。复审请求人认为：1）如本申请图2所示，本申请发现了与栅绝缘膜接触的多结晶硅膜的膜厚和“脱落破坏密度”的增加之间的相关性，本申请的技术特征“与栅绝缘膜接触，且由多结晶硅膜构成，并且通过使厚度为50nm以上且100nm以下来抑制栅绝缘膜的绝缘破坏电压的下降（抑制脱落破坏）”是根据与栅绝缘膜接触的多结晶硅膜的膜厚和“脱落破坏密度”的增加之间存在相关性这一见解而得到的。尤其是，根据表示具体的相关性的图2，发现了通过使多结晶硅膜的厚度为50nm以上且100nm以下，能够有效地抑制“脱落破坏”。2）对比文件1-3中不仅没有公开上述技术特征，也没有关于想到上述技术特征的动机，即根本没有认识到关于与栅绝缘膜接触的多结晶硅膜的膜厚和“脱落破坏密度”的增加之间存在相关性的见解。对于本申请而言，首先认识到在SiC功率MOSFET中以高概率发生“脱落破坏”这样的课题才能够出现发明的契机，而根据连本申请发明的课题都没有认识到的对比文件1-3来想到本申请的上述技术特征显然是困难的。复审请求时新修改的权利要求书如下：
“1. 一种半导体装置，其特征在于，
具备：
(a)具有第一主面及与上述第一主面相反面的第二主面，由碳化硅构成的第一导电型的基板；
(b)形成于上述基板的上述第一主面上的上述第一导电型的漂移层；
(c)距上述漂移层的表面具有第一深度，在上述漂移层内导入有与上述第一导电型不同的第二导电型的第一杂质的上述第二导电型的焊接区域；
(d)距上述漂移层的表面具有第二深度，在上述焊接区域的端部离开地配置于上述焊接区域内，导入有上述第一导电型的第二杂质的上述第一导电型的源区域；
(e)至少与上述漂移层和上述源区域之间的上述焊接区域接触的栅绝缘膜；
(f)与上述栅绝缘膜接触的栅电极；以及
(g)形成于上述基板的上述第二主面侧的上述第一导电型的漏极区域，
上述栅电极包括：
(f1)绝缘破坏下降抑制层，其与上述栅绝缘膜接触，且由多结晶硅膜构成，并且通过使厚度为50nm以上且100nm以下来抑制上述栅绝缘膜的绝缘破坏电压的下降；以及
(f2)电阻减小层，其形成于上述绝缘破坏下降抑制层上，与未设置该电阻减小层的情况相比，有助于减小栅电极电阻，
上述绝缘破坏下降抑制层由与构成上述漂移层及上述焊接区域的第一材料不同的第二材料即上述多结晶硅膜构成。
2. 根据权利要求1所述的半导体装置，其特征在于，
上述第一材料和上述第二材料的热膨胀率不同。
3. 根据权利要求1所述的半导体装置，其特征在于，
上述电阻减小层由多结晶硅膜形成。
4. 根据权利要求1所述的半导体装置，其特征在于，
上述电阻减小层由金属硅化物膜或金属膜形成。
5. 根据权利要求1所述的半导体装置，其特征在于，
上述电阻减小层由金属硅化物膜和形成在上述金属硅化物膜上的金属膜的层叠膜形成。
6. 根据权利要求1所述的半导体装置，其特征在于，
上述第一导电型是n型，上述第二导电型是p型。
7. 一种半导体装置的制造方法，其特征在于，
具备下述工序：
(a)准备由碳化硅构成的第一导电型的基板的工序；
(b)在上述基板的第一主面上形成上述第一导电型的漂移层的工序；
(c)在上述基板的与上述第一主面相反侧的第二主面上形成上述第一导电型的漏极区域的工序；
(d)通过在上述漂移层导入与上述第一导电型不同的第二导电型的第一杂质，在上述漂移层内形成距上述漂移层的表面具有第一深度的上述第二导电型的焊接区域的工序；
(e)上述(d)工序后，通过在上述焊接区域内导入上述第一导电型的第二杂质，形成距上述漂移层的表面具有第二深度，并与上述焊接区域的端部离开的上述第一导电型的源区域的工序；
(f)上述(e)工序后，形成至少包括与上述漂移层和上述源区域之间的上述焊接区域接触的部分的栅绝缘膜的工序；
(g)上述(f)工序后，形成与上述栅绝缘膜接触的栅电极的工序，
上述(g)工序包括：
(g1)形成绝缘破坏下降抑制层的工序，该绝缘破坏下降抑制层与上述栅绝缘膜接触，且由多结晶硅膜构成，并且通过使厚度为50nm以上且100nm以下来抑制上述栅绝缘膜的绝缘破坏电压的下降；以及
(g2)形成电阻减小层的工序，该电阻减小层形成在上述绝缘破坏下降抑制层上，与未设置该电阻减小层的情况相比，有助于减小栅电极电阻，
上述绝缘破坏下降抑制层由与构成上述漂移层及上述焊接区域的第一材料不同的第二材料即上述多结晶硅膜构成。
8. 根据权利要求7所述的半导体装置的制造方法，其特征在于，
上述第一材料和上述第二材料的热膨胀率不同。
9. 根据权利要求7所述的半导体装置的制造方法，其特征在于，
在上述(g2)工序中由多结晶硅膜形成上述电阻减小层。
10. 根据权利要求7所述的半导体装置的制造方法，其特征在于，
在上述(g2)工序中由金属硅化物膜或金属膜形成上述电阻减小层。
11. 根据权利要求7所述的半导体装置的制造方法，其特征在于，
在上述(g2)工序中由金属硅化物膜和上述金属硅化物膜上的金属膜形成上述电阻减小层。”
经形式审查合格，国家知识产权局于2019年04月01日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中认为，对比文件1公开了碳化硅基板、200nm的多结晶硅膜，该厚度也具有抑制栅绝缘膜的绝缘破坏电压下降的作用（本申请的实施例即包含200nm的厚度），区别仅在于多结晶硅膜的厚度为50nm以上且100nm以下。碳化硅基板和多晶硅材料不同、热膨胀率不同，在之间的栅绝缘膜上会产生应力，这是本领域技术人员能够知晓的结果，而厚度越厚应力越大，也是本领域的公知常识，因此，为了减少应力，本领域技术人员有动机将对比文件1的厚度进一步减小，并且“50nm以上且100nm以下”的栅多晶硅厚度，是本领域的常规厚度（对比文件2也公开了厚度为10-50nm的栅多晶硅23A），因此，在对比文件1的基础上结合公知常识得到权利要求1的技术方案，对本领域普通技术人员来说是显而易见的。因而坚持原驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。
合议组于2019年08月30日向复审请求人发出复审通知书，指出权利要求1-11不具备专利法第22条第3款规定的创造性。针对复审请求人的意见，合议组认为，1）对比文件1中虽然没有公开栅绝缘膜接触的多结晶硅膜的膜厚和“脱落破坏密度”的增加之间的相关性，但是权利要求1和权利要求7所要保护的半导体装置和制造方法与对比文件1公开的内容的差别仅在于多晶硅膜的厚度，并且，对比文件1中厚度为200nm的多晶硅膜客观上与本申请中50-100nm的多晶硅膜使得“栅绝缘膜的膜质几乎没有变化”，起到了相同的技术效果。同时，50-100nm的膜厚也是本领域的常规选择。2）在SiC功率MOSFET中以高概率发生“脱落破坏”在现有技术中已被指出，包括本申请背景技术所列举的现有技术。虽然对比文件1中没有指出上述技术问题，且没有公开与栅绝缘膜接触的多结晶硅膜的膜厚和“脱落破坏密度”的增加之间存在相关性，但是，对比文件1中客观上已经公开了能够解决同样问题并且取得同样效果的技术方案，对比文件1中虽然膜厚200nm与权利要求1和7中对应的膜厚50-100nm不同，但是它们在解决问题及取得效果上相同，50-100nm的膜厚的选择既是本领域的常规选择又没有取得任何意想不到的技术效果（其效果与200nm的膜厚效果相同），因此，该区别技术特征并没有给权利要求1或7的技术方案带来突出的实质性特点和显著的进步。
复审请求人于2019年10月14日提交了意见陈述书，未修改申请文件。复审请求人认为：1）虽然在本申请的说明书0080段记载了直到200nm左右膜质几乎没有变化，但这仅是针对200nm以上急剧变化的情况。根据图2可知，多晶硅膜的膜厚超过100nm后，相比于50nm以上且100nm以下的情况，栅绝缘膜的膜质开始发生较大变化。因此，在200nm以下的范围内，50nm以上且100nm以下的多晶硅膜的效果更加显著。2）对比文件1中的多晶硅膜71的厚度为200nm，对比文件2中的多晶硅膜23A的厚度为10-50nm例如30nm，它们的厚度范围完全不同且差距较大，本领域技术人员在看到本申请的技术方案之前，并不能显而易见地设置50nm以上且100nm以下的多晶硅膜。3）对比文件2使用了Si基板，因而不会产生SiC基板特有的上述现象。而且，在对比文件2中，虽然叠层多晶硅膜23A和24的厚度总和为100nm，但是该厚度实际上相当于损害抑制层和电阻减小层的厚度总和，其并没有给出使损害抑制层为100nm的启示。
在上述程序的基础上，合议组认为本案事实已经清楚，可以作出审查决定。
二、决定的理由
1、审查文本的认定
复审请求人在答复复审通知书时未提交修改文件，因此，本复审请求审查决定所依据的文本为：复审请求人于2019年03月27日提交的权利要求第1-11项，于进入中国国家阶段日2016年01月13日提交的说明书第1-164段、说明书附图图1-24、说明书摘要、摘要附图。
2、具体理由的阐述
专利法第22条第3款规定：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步。该实用新型具有实质性特点和进步。
如果一项权利要求的技术方案相对于对比文件的区别技术特征属于本领域的公知常识，且应用该公知常识的权利要求的技术方案相对于该对比文件没有取得预料不到的技术效果，则该权利要求不具有突出的实质性特点和显著的进步，不具备创造性。
本复审请求审查决定引用的对比文件与驳回决定和复审通知书中所引用的对比文件相同，即
对比文件1：JP2013055214A，公开日为2013年03月21日；
对比文件2：US2008122007A1，公开日为2008年05月29日。
权利要求1-11不具备专利法第22条第3款规定的创造性
权利要求1、7分别要求保护一种半导体装置及制造方法，对比文件1（参见说明书第[0035]-[0065]段，图1-3）公开了一种半导体装置及制造方法，并具体公开了如下特征（参见对比文件1说明书第35-65段，附图1-3）：(a)具有第一主面及与上述第一主面相反面的第二主面，由禁带宽度比硅大的半导体材料（SiC）构成的第一导电型的基板1；(b)形成于上述基板的上述第一主面上的上述第一导电型的漂移层2；(c)距上述漂移层的表面具有第一深度，在上述漂移层内导入有与上述第一导电型不同的第二导电型的第一杂质的上述第二导电型的焊接区域4；(d)距上述漂移层的表面具有第二深度，在上述焊接区域的端部离开地配置于上述焊接区域内，导入有上述第一导电型的第二杂质的上述第一导电型的源区域3；(e)至少与上述漂移层和上述源区域之间的上述焊接区域接触的栅绝缘膜6；(f)与上述栅绝缘膜接触的栅电极7；以及(g)形成于上述基板的上述第二主面侧的上述第一导电型的漏极区域9，上述栅电极包括：(f1)多晶硅膜71，其与上述栅绝缘膜接触，厚度为200nm；以及(f2)硅化钨膜72，其形成于上述多晶硅膜71上，与未设置该硅化钨膜的情况相比，有助于减小栅电极电阻；多晶硅膜的材料与漂移层2和焊接区域4的材料不同；以及上述相应的方法步骤。
上述权利要求与对比文件1的区别技术特征仅在于：权利要求1和7中通过使多晶硅膜厚度为50nm以上且100nm以下来抑制栅绝缘膜的绝缘破坏电压的下降；而对比文件1中多晶硅膜的厚度为200nm。基于上述区别技术特征，其要解决的问题即是：抑制栅绝缘膜的绝缘破坏电压的下降。
但是，50-100nm的多晶硅膜的厚度，也是本领域中常规的栅绝缘膜上多晶硅膜的厚度。选择50-100nm厚度的栅绝缘膜上多晶硅膜，该厚度选择属于本领域的公知常识。（作为一个举例，对比文件2中（参见说明书第[0116]，[0121]，[0137]段），叠层多晶硅膜23A和24中，多晶硅膜23A的厚度为10-50nm，叠层多晶硅膜23A和24的厚度总和为100nm。公开了单膜50nm或叠层膜100nm的示例。）同时，对比文件1中多晶硅膜厚度为200nm也同样获得了抑制栅绝缘膜的绝缘破坏电压的下降的技术效果。这在本申请图2以及说明书第6页第[0080]段记载的“在碳化硅基板上的MOS元件的情况下，在栅绝缘膜上产生的应力在栅绝缘膜上的多晶硅膜的膜厚直到200nm左右，栅绝缘膜的膜质几乎没有变化”中可以体现出来。因此，选择厚度为50-100nm相对于厚度为200nm没有预料不到的技术效果，也没有给权利要求1或7的技术方案带来显著的进步。
可见，权利要求1或7的方案，相对于对比文件1公开的方案，既没有突出的实质性特点也没有取得显著的进步，因此，权利要求1和7相对于上述对比文件1与本领域公知常识的结合不具备专利法第22条第3款规定的创造性。
权利要求2和8分别引用权利要求1和7，对比文件1中漂移层2和焊接区4的材料与多晶硅不同，可见，对比文件1公开了上述权利要求的附加技术特征，在其引用的权利要求不具备创造性的情况下，上述权利要求也都不具备专利法第22条第3款规定的创造性。
权利要求3、4、5引用权利要求1，权利要求9、10、11引用权利要求7，对比文件1公开了硅化钨膜栅电极电阻减小层，可见，对比文件1公开了权利要求4和10的附加技术特征，而其他附加技术特征，如用多晶硅膜或金属膜或金属硅化物膜与金属膜的叠层膜作为栅电极电阻减小层，属于本领域常规技术手段，因此，在其引用的权利要求不具备创造性的情况下，上述权利要求也都不具备专利法第22条第3款规定的创造性。
权利要求6引用权利要求1，对比文件1中漂移层2为n型和焊接区4为p型，因此，对比文件1公开了该权利要求的附加技术特征，在其引用的权利要求不具备创造性的情况下，上述权利要求6也不具备专利法第22条第3款规定的创造性。
3、对复审请求人相关意见的评述
复审请求人认为：1）虽然在本申请的说明书0080段记载了直到200nm左右膜质几乎没有变化，但这仅是针对200nm以上急剧变化的情况。根据图2可知，多晶硅膜的膜厚超过100nm后，相比于50nm以上且100nm以下的情况，栅绝缘膜的膜质开始发生较大变化。因此，在200nm以下的范围内，50nm以上且100nm以下的多晶硅膜的效果更加显著。2）对比文件1中的多晶硅膜71的厚度为200nm，对比文件2中的多晶硅膜23A的厚度为10-50nm例如30nm，它们的厚度范围完全不同且差距较大，本领域技术人员在看到本申请的技术方案之前，并不能显而易见地设置50nm以上且100nm以下的多晶硅膜。3）对比文件2使用了Si基板，因而不会产生SiC基板特有的上述现象。而且，在对比文件2中，虽然叠层多晶硅膜23A和24的厚度总和为100nm，但是该厚度实际上相当于损害抑制层和电阻减小层的厚度总和，其并没有给出使损害抑制层为100nm的启示。
对此，合议组认为，1）如说明书中记载，直到200nm左右膜质几乎没有变化，且本申请说明书所有实施方式中均以200nm以下作为实施例，虽然按照图2所示膜厚200nm内膜质曲线呈现微小变化，但不能得出“多晶硅膜的膜厚超过100nm后，相比于50nm以上且100nm以下的情况，栅绝缘膜的膜质开始发生较大变化”的结论。2）50-100nm是本领域中常规的栅绝缘膜上多晶硅膜的厚度，虽然对比文件1中膜厚为200nm，但在本领域公知常识的启示下，在薄膜化的趋势和需求下，选择50-100nm的膜厚替代对比文件1中的200nm是本领域的技术人员容易想到的，该厚度替换并没有带来预料不到的技术效果，没有给本申请权利要求的技术方案带来创造性。3）对比文件2是作为一个示例，列举单层或叠层多晶硅膜厚在50-100nm的情形。虽然本申请中用SiC基板替换了Si基板，但是还保留了很多其他相同工艺，因此对比文件2公开的膜厚仍旧具有启示。
综上，合议组对复审请求人的意见不予支持。
基于上述事实和理由，本案合议组依法作出以下审查决定。
三、决定
维持国家知识产权局于2019年01月11日对本申请作出的驳回决定。
如对本复审请求审查决定不服，根据专利法第41条第2款的规定，复审请求人可以自收到本决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
