发明创造名称：三维存储结构制作方法、存储结构、存储器及电子设备
外观设计名称：
决定号：200617
决定日：2019-12-05
委内编号：1F288439
优先权日：
申请（专利）号：201711185087.4
申请日：2017-11-23
复审请求人：长江存储科技有限责任公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：张月
合议组组长：钱丹娜
参审员：孙重清
国际分类号：H01L21/3105,H01L21/8242,H01L27/11551,H01L27/11578,H01L27/108
外观设计分类号：
法律依据：专利法第22条第3款
决定要点
：如果权利要求与作为最接近的现有技术的对比文件相比存在区别技术特征，上述区别技术特征未由该对比文件给出相关技术启示，并且上述区别技术特征也不是本领域的公知常识，采用上述区别技术特征的技术方案能获得有益的技术效果，那么该权利要求相对于上述对比文件和公知常识具备创造性。
全文：
本复审请求涉及申请号为201711185087.4，名称为“三维存储结构制作方法、存储结构、存储器及电子设备”的发明专利申请（下称本申请）。申请人为长江存储科技有限责任公司，申请日为2017年11月23日，公开日为2018年04月20日。
经实质审查，国家知识产权局原审查部门于2019年03月05日发出驳回决定，驳回了本申请，其理由是：权利要求1-10不符合专利法第22条第3款的规定。驳回决定所依据的文本为：申请日2017年11月23日提交的说明书第1-98段、说明书附图图1-11、说明书摘要、摘要附图；2019年01月25日提交的权利要求第1-10项。驳回引用的对比文件为：
对比文件1：CN102800676A，公开日为2012年11月28日。
驳回理由具体为：（1）独立权利要求1相对于对比文件1的区别技术特征是：平坦后的第一隔离层在核心器件区的顶面与第一隔离层在外围电路区的顶面持平；在第一隔离层覆盖三维存储器件的情况下，在外围电路区的第一隔离层之上形成外围电路。独立权利要求6相对于对比文件1的区别技术特征是：第一隔离层设于衬底的外围电路区之上，外围电路设于外围电路区对应的第一隔离层上。由此确定权利要求1和6相对于对比文件1实际要解决的技术问题是：如何获得较为平坦的器件表面效果。上述区别技术特征是本领域技术人员为调整优化器件的性能，有能力调整获知的，不需要付出创造性劳动。在对比文件1的基础上结合本领域的公知常识得到权利要求1和6对于本领域技术人员来说是显而易见的，权利要求1和6不具有突出的实质性特点和显著的进步，不具备创造性。（2）从属权利要求2、3、5、7和8的附加技术特征基于对比文件1和公知常识得到，从属权利要求4的附加技术特征是本领域的公知常识，因而当其引用的权利要求不具备创造性，权利要求2、3、5、7和8也不具备创造性。（3）独立权利要求9请求保护一种设置有权利要求6至8任一项所述的三维存储结构的三维存储器，权利要求10请求保护一种设置有权利要求9所述的三维存储器的电子设备，对比文件1公开了一种三维存储器，将三维存储器用于电子设备是本领域技术人员的公知常识，因而权利要求9和10也不具备创造性。
驳回决定所针对的权利要求书如下：
“1. 一种三维存储结构制作方法，其特征在于，包括：
在衬底上确定核心器件区和外围电路区；
在所述核心器件区形成三维存储器件；
全面形成第一隔离层；
对所述第一隔离层进行全面平坦化，使平坦化后的所述第一隔离层在核心器件区的顶面与所述第一隔离层在外围电路区的顶面持平；
在所述第一隔离层覆盖所述三维存储器件的情况下，在所述外围电路区的第一隔离层之上形成外围电路。
2. 根据权利要求1所述的三维存储结构制作方法，其特征在于，所述在所述外围电路区形成外围电路，包括：
在所述外围电路区形成绝缘体上硅；
在所述绝缘体上硅之上形成外围电路。
3. 根据权利要求2所述的三维存储结构制作方法，其特征在于，所述第一隔离层为绝缘体层，所述在所述外围电路区形成绝缘体上硅，包括：
在所述外围电路区对应的所述第一隔离层中刻蚀出凹陷区；
在所述凹陷区中填充多晶硅，形成绝缘体上硅。
4. 根据权利要求1所述的三维存储结构制作方法，其特征在于，在所述核心器件区形成三维存储器件之前，还包括：
在所述衬底上全面形成场氧化层；
去除所述核心器件区的场氧化层。
5. 根据权利要求1所述的三维存储结构制作方法，其特征在于，在所述外围电路区形成外围电路之后，还包括：
全面形成第二隔离层；
对所述第二隔离层进行全面平坦化；
基于所述第二隔离层，形成所述外围电路与所述三维存储器件之间的金属连线。
6. 一种三维存储结构，其特征在于，包括：衬底、三维存储器件、第一隔离层和外围电路；
所述衬底上设有核心器件区和外围电路区；
所述三维存储器件设于所述衬底的核心器件区；
所述第一隔离层设于所述三维存储器件及所述衬底的外围电路区之上；
所述外围电路设于所述外围电路区对应的第一隔离层上。
7. 根据权利要求6所述的三维存储结构，其特征在于，所述外围电路区对应的第一隔离层上设有绝缘体上硅，所述外围电路设于所述绝缘体上硅之上。
8. 根据根据权利要求7所述的三维存储结构，其特征在于，所述第一隔离层为绝缘体层，所述外围电路区对应的所述第一隔离层上设有凹陷区，所述凹陷区中填充有多晶硅，所述多晶硅构成绝缘体上硅。
9. 一种三维存储器，其特征在于，所述三维存储器中设置有权利要求5至8任一项所述的三维存储结构。
10. 一种电子设备，其特征在于，所述电子设备中设置有权利要求9所述的三维存储器。”
申请人（下称复审请求人）对上述驳回决定不服，于2019年06月17日向国家知识产权局提出了复审请求，未修改申请文件。复审请求人认为：（1）从对比文件1的技术方案出发，本领域技术人员不会想到将第一隔离层在核心器件区的顶面与其在外围电路区的顶面持平的。对比文件1只公开了在半导体衬底100的表面直接形成外围电路，未给出在其他材料层表面形成外围电路的技术启示。而如果第一隔离层在核心器件区顶面与外围电路区的顶面持平，在外围电路区就无法直接在半导体衬底100表面直接形成外围电路。（2）对比文件1在形成外围电路之后再形成存储器的沟道孔H和存储器层160，本领域技术人员不会想先形成沟道孔H及存储层160，再形成所述外围电路，这样无法避免形成沟道孔H和存储器层160过程中对外围电路的影响。（3）对比文件1存储器的厚度会受到衬底厚度的限制，本申请权利要求1制作的存储器厚度不受到衬底的限制，本申请能够用于形成更高层数的存储器。
经形式审查合格，国家知识产权局于2019年08月08日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中认为：（1）外围电路要基于半导体材料而形成，无论是对比文件1中的外围电路经栅绝缘层140形成在半导体衬底表面，还是本申请中的在第一隔离层上形成多晶硅层，基于该多晶硅层形成外围电路，其本质都是在半导体材料上形成外围电路。在消除外围电路区和核心器件区高度差的基础上，无论是否存在在核心器件顶面与外围电路区顶面持平的第一隔离层，本领域技术人员都能够获知在外围电路区的半导体材料表面形成外围电路。（2）本申请“先形成完整的存储器件，再形成外围电路的制备方法”，在现有技术中也有记载（US2012/0322252Al和US2014/0061849A1）。（3）首先，现有技术中有关于通过覆盖外围电路区的第一隔离层来消除外围电路与存储器之间的高度差的记载（US2014/0061849A1）。其次，三维存储结构中交替堆叠的单层材料的厚度一般在几十纳米，如20-50nm，以目前较多的256个周期来计算的话堆叠结构的总厚度约为10-25微米，远远低于半导体衬底的厚度（通常为几百微米），在此情况下，存储器的厚度受到衬底的限制是比较小的。因而复审请求人的意见陈述不具有说服力，坚持原驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。
在上述程序的基础上，合议组认为本案事实已经清楚，可以作出审查决定。
二、决定的理由
审查文本的认定
复审请求人在提交复审请求时未修改申请文件，因而本复审决定所针对的文本与原审查部门驳回决定所针对的文本相同，即：申请日2017年11月23日提交的说明书第1-98段、说明书附图图1-11、说明书摘要、摘要附图；2019年01月25日提交的权利要求第1-10项。
具体理由的阐述
专利法第22条第3款：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。
如果权利要求与作为最接近的现有技术的对比文件相比存在区别技术特征，上述区别技术特征未由该对比文件给出相关技术启示，并且上述区别技术特征也不是本领域的公知常识，采用上述区别技术特征的技术方案能获得有益的技术效果，那么该权利要求相对于上述对比文件和公知常识具备创造性。
本复审决定引用驳回决定引用的对比文件1：
对比文件1：CN102800676A，公开日为2012年11月28日。
2.1、权利要求1-5符合专利法第22条第3款的规定。
权利要求1要求保护一种三维存储结构的制作方法，对比文件1（参见说明书第0015-0038段，图1A-1G）公开了一种非易失性存储器件及其制造方法，并具体公开了：提供了包括单元区C（核心器件区）和外围电路区P的半导体衬底100；在半导体衬底100的单元区C之上形成隔离绝缘层105、管道连接栅电极110、牺牲图案115、多个层间电介质层120和多个控制栅电极125（上述结构105、110、115、120和125相当于三维存储器件）；形成第一绝缘层130以覆盖半导体衬底100的形成有控制栅结构的单元区C，可以通过在包括控制栅结构的衬底结构之上形成二氧化硅层（全面形成第一隔离层），并执行平坦化工艺（对所述第一隔离层进行全面平坦化）直到暴露半导体衬底100的外围电路区P的上表面而使得单元区C之上的第一绝缘层130 的上表面与外围电路区P的上表面齐平为止，来形成第一绝缘层130；在第一绝缘层130和半导体衬底100的外围电路区P之上形成栅绝缘层140，在栅绝缘层140之上形成诸如多晶硅层的导电层，然后将导电层图案化，以在单元区C中形成选择栅电极145A以及在外围电路区P中形成外围电路栅电极145B，通过在外围电路栅电极145B的两侧将杂质离子注入半导体衬底100的外围电路区P来形成结区150，结区150可以包括源区和漏区（外围电路区P中的结构150、140和145B相当于外围电路）。
权利要求1相对于对比文件1的区别技术特征是：使平坦化后的所述第一隔离层在核心器件区的顶面与所述第一隔离层在外围电路区的顶面持平；在所述第一隔离层覆盖所述三维存储器件的情况下，在所述外围电路区的第一隔离层之上形成外围电路。由此确定，权利要求1相对于对比文件1实际要解决的技术问题是：在缩小三维存储器件与外围电路的高度差方面降低加工难度，提高加工精度和产品良率。
对比文件1为了解决三维存储器件与外围电路的高度差较大的问题，先将衬底的单元区C进行刻蚀，使得单元区C与外围电路区P之间形成高度为A的台阶，然后在台阶底部的基础上形成三维存储器件的一部分，在该部分将台阶填平后，再形成外围电路和三维存储器件剩下的一部分，从而缩小最终形成的三维存储器件与外围电路的高度差。对比文件1中第一隔离层在核心器件区的顶面与外围电路区的衬底表面持平，外围电路直接形成在外围电路区的衬底表面，这与本申请外围电路形成在填平核心器件区和外围电路区的第一隔离层上不同，如果第一隔离层在核心器件区顶面与外围电路区的顶面持平，外围电路将无法直接形成在半导体衬底100的表面，必然会增加不必要的工艺步骤，不是本领域技术人员的常规做法。基于对比文件1本领域技术人员不会想到在外围电路区保留第一隔离层，使其在核心器件区的顶面与其在外围电路区的顶面持平的。因此对比文件1未给出上述区别技术特征的相关启示。本申请形成三维存储器件后在有高度差的衬底上填补绝缘层，利用第一隔离层来垫高外围电路的形成基础，缩小三维存储器件与外围电路的高度差。由于本申请在制作三维存储器件时不受台阶影响，相对于对比文件1降低了加工难度，提高了加工精度和良品率，具有有益的技术效果。并且上述区别技术特征也不是本领域的公知常识，本领域技术人员基于对比文件1难以想到将第一隔离层在核心器件区的顶面与其在外围电路区的顶面持平，并在外围电路区的第一隔离层之上形成外围电路。
因此，在对比文件1和公知常识的基础上本领域技术人员得到权利要求1不是显而易见的。权利要求1的技术方案在缩小三维存储器件与外围电路的高度差方面降低了加工难度，提高了加工精度和产品良率，获得了有益的技术效果，权利要求1具有突出的实质性特点和显著的进步，具备创造性。
由于权利要求1具备创造性，其从属权利要求2-5也具备创造性。
2.2、权利要求6-8符合专利法第22条第3款的规定。
权利要求6要求保护一种三维存储结构，对比文件1（参见说明书第0015-0038段，图1A-1G）公开了一种非易失性存储器件及其制造方法，并具体公开了：提供了包括单元区C（核心器件区）和外围电路区P的半导体衬底100；在半导体衬底100的单元区C之上形成隔离绝缘层105、管道连接栅电极110、牺牲图案115、多个层间电介质层120和多个控制栅电极125（上述结构105、110、115、120和125相当于三维存储器件）；形成第一绝缘层130以覆盖半导体衬底100的形成有控制栅结构的单元区C，可以通过在包括控制栅结构的衬底结构之上形成二氧化硅层，并执行平坦化工艺直到暴露半导体衬底100的外围电路区P的上表面而使得单元区C之上的第一绝缘层130 的上表面与外围电路区P的上表面齐平为止，来形成第一绝缘层130（所述第一隔离层设于所述三维存储器件之上）；在第一绝缘层130和半导体衬底100的外围电路区P之上形成栅绝缘层140，在栅绝缘层140之上形成诸如多晶硅层的导电层，然后将导电层图案化，以在单元区C中形成选择栅电极145A以及在外围电路区P中形成外围电路栅电极145B，通过在外围电路栅电极145B的两侧将杂质离子注入半导体衬底100的外围电路区P来形成结区150，结区150可以包括源区和漏区（外围电路区P中的结构150、140和145B相当于外围电路）。
权利要求6相对于对比文件1的区别技术特征是：所述第一隔离层设于所述衬底的外围电路区之上，所述外围电路设于所述外围电路区对应的第一隔离层上。由此确定，权利要求6相对于对比文件1实际要解决的技术问题是：在缩小三维存储器件与外围电路的高度差方面降低加工难度，提高加工精度和产品良率。
权利要求6相对于对比文件1的区别技术特征与权利要求1相对于对比文件1的区别技术特征相对应，基于同样的理由，对比文件1未给出上述区别技术特征的相关启示，上述区别技术特征也不是本领域的公知常识，本领域技术人员基于对比文件1难以想到将第一隔离层设置在外围电路区之上，并在外围电路区的第一隔离层之上形成外围电路。
因此，在对比文件1和公知常识的基础上本领域技术人员得到权利要求6不是显而易见的。权利要求6的技术方案在缩小三维存储器件与外围电路的高度差方面降低了加工难度，提高了加工精度和产品良率，获得了有益的技术效果，权利要求6具有突出的实质性特点和显著的进步，具备创造性。
由于权利要求6具备创造性，其从属权利要求7和8也具备创造性。
2.3、权利要求9和10符合专利法第22条第3款的规定。
权利要求9要求保护一种三维存储器，所述三维存储器中设置有权利要求5至8任一项所述的三维存储结构，权利要求10要求保护一种电子设备，所述电子设备中设置有权利要求9所述的三维存储器。由于权利要求5-8具备创造性，包含其的三维存储器和电子设备也具备创造性。
对驳回决定和前置意见的评述
合议组认为：从对比文件1的技术方案出发，本领域技术人员不会想到将第一隔离层在核心器件区的顶面与其在外围电路区的顶面持平，因为外围电路要形成在半导体材料上，对比文件1的外围电路区保留了半导体衬底，外围电路直接形成在衬底上即可，无需在半导体衬底上再保留多余的第一隔离层（对比文件1的第一绝缘层130），进而需要在第一隔离层上额外设置半导体材料来形成外围电路，这样增加了不必要的工艺步骤，不是本领域技术人员的常规做法。虽然对比文件1和本申请都解决了三维存储器件与外围电路的高度差较大的技术问题，但是两者采用的技术手段不同，取得的技术效果也不同。本申请在制作三维存储器件时不受台阶影响，相对于对比文件1降低了加工难度，提高了加工精度和良品率，具有有益的技术效果。此外，即便现有技术中存在利用覆盖外围电路区的第一隔离层来消除外围电路与存储器之间的高度差，也不能证明上述技术内容是本领域的公知常识，同时也无法给出将其结合至对比文件1的技术启示。综上，本申请请求保护的技术方案具有创造性。至于本申请是否还存在不符合专利法及其实施细则规定的其他缺陷，留待后续程序继续审查。
基于上述事实和理由，本案合议组经过合议，依法作出如下审查决定。
三、决定
撤销国家知识产权局于2019年03月05日对本申请作出的驳回决定。由国家知识产权局原审查部门在驳回决定针对的文本的基础上对本申请继续进行审查。
如对本复审请求审查决定不服，根据专利法第41条第2款的规定，复审请求人可自收到本复审决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
