发明创造名称：具有堵塞点的硬宏、包括该硬宏的集成电路和用于布线穿过硬宏的方法
外观设计名称：
决定号：194511
决定日：2019-11-08
委内编号：1F270834
优先权日：2012-11-14，2013-01-29
申请（专利）号：201380057708.4
申请日：2013-11-14
复审请求人：高通股份有限公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：钟翊
合议组组长：王磊
参审员：段小晋
国际分类号：G06F17/50
外观设计分类号：
法律依据：专利法第22条第3款
决定要点
：一项权利要求与作为最接近的现有技术的一篇对比文件相比存在区别技术特征，如果部分区别技术特征既未被现有技术所公开，也不是本领域的公知常识，且该区别技术特征的存在使得该项权利要求请求保护的技术方案能够获得有益的技术效果，则认为该项权利要求请求保护的技术方案具有突出的实质性特点和显著的进步，具备创造性。
全文：
本复审请求涉及申请号为201380057708.4，名称为“具有堵塞点的硬宏、包括该硬宏的集成电路和用于布线穿过硬宏的方法”的PCT发明专利申请（下称本申请）。申请人为高通股份有限公司。本申请的申请日为2013年11月14日，优先权日为2012年11月14日、2013年01月29日，PCT进入国家阶段日为2015年05月05日，公开日为2015年07月08日。
经实质审查，国家知识产权局原审查部门于2018年10月10日发出驳回决定，以权利要求1-14不具备专利法第22条第3款规定的创造性为由驳回了本申请，其具体理由是：权利要求1、12与对比文件1（CN1313635A，公开日为2001年09月19日）的区别技术特征在于：权利要求1、12连接的是不同层的元件，穿过的是硬宏的厚度，而对比文件1连接的是同一层的元件，穿过的是硬宏的宽度以及由于穿过硬宏不同方式导致的堵塞点、通路孔以及连线相应的设置方式；该区别技术特征是本领域的常用技术手段，因此权利要求1、12相对于对比文件1和常用技术手段的结合不具备创造性。权利要求8与对比文件1相比的区别技术特征在于：权利要求8连接的是不同层的元件，穿过的是硬宏的厚度，而对比文件1连接的是同一层的元件，穿过的是硬宏的宽度以及由于穿过硬宏不同方式导致的堵塞点、通路孔以及连线相应的设置方式；顶部层和底部层包括导电迹线，其中，所述顶部层导电迹线通过延伸穿过所述堵塞点阵列中的堵塞点的通路孔被连接到所述底部层导电迹线，该区别技术特征是本领域的常用技术手段，因此权利要求8相对于对比文件1和常用技术手段的结合不具备创造性。从属权利要求2-5、9-10、13的附加技术特征或者被对比文件1所公开，或者是本领域的常用技术手段，因此也不具备创造性。权利要求6请求保护的一种包括权利要求1-4中任一项的硬宏的设备，权利要求7请求保护一种包含权利要求1-4中任一项的硬宏的非易失性计算机可读介质，权利要求11请求保护一种包括权利要求8或9的集成电路的设备，权利要求14请求保护一种包括执行权利要求12或13的方法的至少一条指令的计算机可读介质，在其引用的权利要求不具备创造性的前提下，权利要求6-7、11、14也不具备创造性。
驳回决定所依据的文本为：2015年05月05日进入国家阶段日提交的说明书第1-44段、说明书附图图1-7、说明书摘要、摘要附图；2018年02月01日提交的权利要求第1-14项 。
驳回决定所针对的权利要求书如下：
“1. 一种硬宏，所述硬宏具有限定硬宏区域的外周并且具有顶部和底部以及从所述顶部到所述底部的硬宏厚度，所述硬宏包括从所述顶部到所述底部延伸穿过所述硬宏的多个通路孔并且包括延伸穿过所述硬宏的堵塞点阵列，其中，所述多个通路孔是在所述堵塞点阵列中的至少一些堵塞点中构建的，并且其中，所述多个通路孔中的至少一个通路孔被配置为连接第一元件和第二元件，所述第一元件在不同于包含所述硬宏的层的第一层中，所述第一元件位于相对于穿过所述至少一个通路孔的线的第一方向上，所述第二元件在不同于包含所述硬宏的所述层的第二层中，所述第二元件位于相对于穿过所述至少一个通路孔的所述线的第二方向上，并且其中，在所述硬宏的所述顶部和所述底部之间，所述线完全包含在所述硬宏之内。
2. 根据权利要求1所述的硬宏，其中，所述堵塞点阵列中的堵塞点从所述顶部线性延伸到所述底部。
3. 根据权利要求1所述的硬宏，其中，所述堵塞点阵列中的堵塞点之间具有恒定的间隔。
4. 根据权利要求1所述的硬宏，其中，所述堵塞点阵列中的堵塞点在所述硬宏的所述顶部按照行和列排列，并且其中：
所述行具有恒定的间隔；或者
所述行和所述列具有恒定的间隔。
5. 根据权利要求1至权利要求4中的任何一项权利要求所述的硬宏被集成到至少一个半导体管芯内。
6. 一种设备，其选自包括以下各项的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元和计算机，包括根据权利要求1至权利要求4中的任何一项权 利要求所述的硬宏。
7. 一种存储有指令的非易失性计算机可读介质，当所述指令被计算机执行时，使得受计算机控制的设备创建根据权利要求1至权利要求4中的任何一项权利要求所述的硬宏。
8. 一种包括顶部层、底部层和至少一个中部层的集成电路，
所述顶部层包括顶部层导电迹线，
所述至少一个中部层包括硬宏，所述硬宏具有：限定硬宏区域的外周、顶部和底部、从所述顶部到所述底部的硬宏厚度、以及在所述硬宏的所述顶部和所述底部之间延伸穿过所述硬宏的堵塞点阵列，以及
所述底部层包括底层导电迹线，
其中，所述顶部层导电迹线通过延伸穿过所述堵塞点阵列中的堵塞点的通路孔被连接到所述底部层导电迹线，
其中，所述通路孔被配置为连接第一元件和第二元件，所述第一元件在所述顶部层中，并位于相对于穿过所述通路孔的线的第一方向上，所述第二元件在所述底部层中，并位于相对于穿过所述通路孔的所述线的第二方向上，并且其中，在所述硬宏的所述顶部和所述底部之间，所述线完全包含在所述硬宏之内。
9. 根据权利要求8所述的集成电路，其中，所述堵塞点阵列中的堵塞点按照锯齿模式或非规则模式排列。
10. 根据权利要求8或权利要求9所述的集成电路被集成到至少一个半导体管芯中。
11. 一种设备，其选自包括以下各项的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元和计算机，包括根据权利要求8或权利要求9所述的集成电路。
12. 一种方法，包括：
构建集成电路的第一层；
在所述集成电路的所述第一层上构建所述集成电路的第二层，所述第二层包括硬宏，所述硬宏具有：限定硬宏区域的外周，顶部和底部，从所述顶部到所述底部的硬宏厚度、以及在所述硬宏的所述顶部和所述底部之间延伸穿过所述硬宏的堵塞点阵列；
构建从所述顶部到所述底部延伸穿过所述硬宏的多个通路孔，其中，所述多个通路孔是在所述堵塞点阵列中的至少一些堵塞点中构建的；
在所述第二层的顶部构建第三层；以及
使用所述多个通路孔中的至少一个通路孔，将所述第一层上的第一元件电连接到所述第三层上的第二元件。
13. 根据权利要求12所述的方法，其中，所述堵塞点阵列中的堵塞点按照锯齿模式或非规则模式排列。
14. 一种计算机可读介质，所述计算机可读介质包括用于使得计算机或处理器来执行根据权利要求12或权利要求13所述的方法的至少一条指令。 ”
申请人（下称复审请求人）对上述驳回决定不服，于2019年01月10日向国家知识产权局提出了复审请求，未修改申请文本。复审请求人认为：1）对比文件1中的连线轨迹是从宏平面的从左侧至右侧的通路，是2D电路布局设计，完全不同于本申请的从顶部至底部的通路孔，本申请是3D物理设计，且对比文件1中连接的是两个区域14和16，并非权利要求1中的两个元件；从对比文件1中记载的“术语“越过”在本文中广泛地使用，意指连线横穿过宏的任何形式包括在上面、在下面、穿过等。如上所述，涉及来容纳连线的宏内的空白区存在着限制，使得直线为不可能，因此布线轨迹未必是直线路径，而是横过宏迂回曲折的路径”能够充分确定：对比文件1考虑的是在宏的顶部平面或底部平面上的布线轨迹的技术方案，其布线轨迹从宏的顶部一侧衍射到另一侧，肯定不是穿过宏的厚度。因此对比文件1未公开权利要求1中通路孔的技术特征。2）对比文件1未提及堵塞点或堵塞点阵列的特征，对比文件1中的空白区在功能上不能等同于权利要求1的堵塞点，对比文件1必须在电路设计时对宏空白区域进行重新设计从而连线空白区域重新安排入一条延伸穿过宏宽度的布线轨迹中，即通过电路设计来提供穿过宏宽度的电路平面上的通路，而权利要求1无需这种重新安排的操作。
经形式审查合格，国家知识产权局于2019年01月18日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中认为：（1）对比文件1公开了本申请的构思，利用硬宏区，设置穿过硬宏的连线，从而缩短连接路径。其次，本领域公知，多层板不同层之间也存在布线需求，且在连接不同层的元件或是同一层的元件，当元件之间存在硬宏时，均存在路径绕过硬宏布置，从而造成路径过长的技术问题，因此在对比文件1已经公开穿过硬宏宽度布线，从而缩短单个电路层的布线路径的基础上，为了缩短不同层之间元件的连线路径，本领域技术人员容易想到将对比文件1公开的上述方法应用于连接不同层之间元件，即穿过宏的厚度布线，以缩短不同层之间的布线路径。（2）由于通过通路孔实现不同层之间（跨层）的导线连接是本领域的常用技术手段，因此，当穿过宏的厚度布线时，按照对比文件1给出的穿过宏布线，从而缩短布线路径的启示，本领域技术人员容易想到设置通路孔，利用硬宏区域，通过通路孔跨层连线。至于预留一个或多个可打孔位置（堵塞点）是本领域技术人员人员可以根据设计需要进行设置的，且在本领域技术人员设计电路板时，通常会在特定功能的元件、位置处设置标识，以便设计和检查电路，因此本领域技术人员容易想到将可以布线的通路孔处设置标识，以提示设计人员可以在哪些位置穿过宏的厚度布线，即堵塞点的设置也是本领域技术人员容易想到的。因而坚持原驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。
合议组于2019年06月24 日向复审请求人发出复审通知书，指出：权利要求1-14不具备创造性。合议组认为：1）合议组同意请求人所指出的：对比文件1是2D集成电路设计而本申请是3D集成电路设计。但是本领域中无论2D集成电路还是3D集成电路都面临着两个元件之间布线过长导致的芯片性能降低的问题，这正是对比文件1和本申请实际所要解决的技术问题。对比文件1提出了2D电路设计中采用越过宏的宽度的方式布置布线的技术手段，特别是如请求人所述，对比文件1解释了“越过”意指横穿过宏的任何形式包括在上面、在下面和穿过等，对比文件1将 “越过”解释为“上面、下面和穿过”即意味着“穿过”不同于“顶面”或“底面”，本领域技术人员有理由认为布线穿过宏意指布线从宏的内部通过，即意味着布线以通路孔的形式横穿宏，基于此对比文件1给出了可以在宏中制作通路孔并通过通路孔连线以缩短布线长度的技术启示；而对比文件1中布线连接的两个区域的两端必然连接着元件，这是显而易见的。在对比文件1公开了通过横穿宏的通路孔以缩短布线路径的发明构思下，在面对3D IC所面临的在宏的厚度方向上连接两个元件的布线过长的技术问题时，本领域技术人员将对比文件1的教导应用于权利要求1中，制作穿过宏的厚度的通路孔并通过通路孔连接两个元件是容易想到的， 其技术效果是可预期的。2）至于堵塞点的设置，本领域中，在线路板上制作多个塞孔，部分塞孔可制作通路以连接线路板一侧和另一侧分别设置的元件是本领域的惯用手段，当本领域技术人员将对比文件1的教导应用于权利要求1，通过硬宏中设计的通路孔将上下两个元件连接时，本领域技术人员结合公知常识在硬宏中设置多个塞孔以方便上下元件的连接是显而易见的，不需要付出创造性劳动；至于堵塞点的位置，本领域技术人员可根据电路的实际需要进行设置，例如位于宏的空白区域或其它可设置塞孔的位置，这是本领域的惯用手段。
复审请求人于2019年07月26 日提交了意见陈述书，同时提交了权利要求书的全文替换页，包括权利要求第1-14项。修改文本中，复审请求人对独立权利要求1、8、12进行了修改，进一步限定了堵塞点阵列。复审请求人认为：1）本申请在硬宏上预先定义较大的堵塞点阵列，不仅明显减小了上下两层元件的连接线的长度，而且硬宏的初始连线图、形状因子和位置都不会发生改变，不会对硬宏的操作造成不良影响，而对比文件1则是提供了横跨宏的宽度而非厚度的连线方式，与本申请的3D电路设计不同，对比文件1的宏必须被重新设计一边在宏上将空白区域重新安排入容纳连线的布线轨迹和电路区域中，因此必须对宏进行重新设计来腾出空间，而本申请在宏上预先定义堵塞点阵列而无需对宏的电路重新设计。2）在电路中布置阵列的堵塞孔并利用部分堵塞孔的通路孔进行上下层元件的连接不是本领域的公知常识。
复审请求人于2019年07月26日提交的独立权利要求1、8、12如下：
“1. 一种硬宏，所述硬宏具有限定硬宏区域的外周并且具有顶部和底部以及从所述顶部到所述底部的硬宏厚度，
其中，所述硬宏包括预先定义的堵塞点阵列以及在所述预先定义的堵塞点阵列中的特定数量的堵塞点中形成的多个通路孔，所述堵塞点和所述通路孔从所述顶部到所述底部延伸穿过所述硬宏厚度，并且其中，所述通路孔仅形成在所述堵塞点中，并且
其中，所述多个通路孔中的至少一个通路孔被配置为连接第一元件和第二元件，所述第一元件在不同于包含所述硬宏的层的第一层中，所述第二元件在不同于包含所述硬宏的所述层的第二层中，并且其中，在所述硬宏的所述顶部和所述底部之间，线完全包含在所述硬宏之内。”
“8. 一种包括顶部层、底部层和至少一个中部层的集成电路，
所述顶部层包括顶部层导电迹线，
所述至少一个中部层包括硬宏，所述硬宏具有：限定硬宏区域的外周、顶部和底部、从所述顶部到所述底部的硬宏厚度、以及在所述硬宏的所述顶部和所述底部之间延伸穿过所述硬宏的预先定义的堵塞点阵列，以及在所述预先定义的堵塞点阵列中的特定数量的堵塞点中形成的多个通路孔，所述堵塞点和所述通路孔从所述顶部到所述底部延伸穿过所述硬宏厚度，并且其中，所述通路孔仅形成在所述堵塞点中，以及
所述底部层包括底层导电迹线，
其中，所述顶部层导电迹线通过延伸穿过所述堵塞点阵列中的堵塞点的通路孔被连接到所述底部层导电迹线，
其中，所述通路孔被配置为连接第一元件和第二元件，所述第一元件在所述顶部层中，所述第二元件在所述底部层中，并且其中，在所述硬宏的所述顶部和所述底部之间，线完全包含在所述硬宏之内。”
“12. 一种构建集成电路的方法，包括：
构建集成电路的第一层；
在所述集成电路的所述第一层上构建所述集成电路的第二层，所述第二层包括硬宏，所述硬宏具有：限定硬宏区域的外周，顶部和底部，从所述顶部到所述底部的硬宏厚度、以及在所述硬宏的所述顶部和所述底部之间延伸穿过所述硬宏厚度的堵塞点阵列，其中，所述堵塞点阵列是在所述硬宏上预先定义的，并且包括多个预先定义的堵塞点以便能够在所述多个预先定义的堵塞点中的一定数量的堵塞点中构建多个通路孔，并且其中，所述通路孔仅形成在所述堵塞点中；
在所述多个预定的堵塞点中的所述一定数量的堵塞点中构建从所述顶部到所述底部延伸穿过所述硬宏厚度的所述多个通路孔；
在所述第二层的顶部构建第三层；以及
使用所述多个通路孔中的至少一个通路孔，将所述第一层上的第一元件电连接到所述第三层上的第二元件。”
在上述程序的基础上，合议组认为本案事实已经清楚，可以作出审查决定。
决定的理由
（1）审查文本的认定
复审请求人于2019年07月26日答复复审通知书时修改了申请文本，包括权利要求第1-14项。经审查，该修改符合专利法33条和专利法实施细则第61条第1款的规定。本复审决定所依据的文本为：复审请求人于2015年05月05日进入国家阶段时提交的说明书第1-44段、说明书附图图1-7、说明书摘要、摘要附图；2019年07月26日提交的权利要求第1-14项。
（2）具体理由的阐述
关于专利法第22条第3款的规定：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步。
一项权利要求与作为最接近的现有技术的一篇对比文件相比存在区别技术特征，如果部分区别技术特征既未被现有技术所公开，也不是本领域的公知常识，且该区别技术特征的存在是使得该项权利要求请求保护的技术方案能够获得有益的技术效果，则认为该项权利要求请求保护的技术方案具有突出的实质性特点和显著的进步，具备创造性。
本复审决定所引用的对比文件与驳回决定中的相同，为：
对比文件1：CN1313635A，公开日为2001年09月19日。
权利要求1请求保护一种硬宏。对比文件1公开了一种用于容纳越过宏的芯片级连线电路放置的宏设计技术（参见说明书第1页第3段-第6页第9段，附图2-6），包括：如图2所示，布线轨迹134和144以及/或电路区139与149已预设计在宏112中，来容纳后继的分层设计级的连线118与120，布线轨迹通常包括重新安排的连线空白区，连线118和120越过宏112的空白区，术语“越过”在本文广泛地使用，意指连线横穿过宏的任何形式，包括在上面，在下面，穿过等。由上述内容可知，在连线两端必然连接不同的电子元件，连线横穿宏的宽度。
由此可见，权利要求1与对比文件1的区别在于：1）对比文件1公开的是具有硬宏的二维集成电路构造，权利要求1公开的是具有硬宏的三维集成电路构造，在三维集成电路构造中，第一元件、第二元件与硬宏分别位于不同的三层中；2）硬宏包括预先定义的堵塞点阵列以及在预先定义的堵塞点阵列中的特定数量的堵塞点中形成的多个通路孔，堵塞点和通路孔从顶部到底部延伸穿过硬宏厚度，且通路孔仅形成在堵塞点中，至少一个通路孔被配置为连接第一元件和第二元件，在硬宏的顶部和底部之间，线完全包含在硬宏之内。基于该区别技术特征确定权利要求1实际所要解决的技术问题是3D IC如何实现灵活地布线。
对于区别技术特征1），具有硬宏的3D集成电路构造是本领域的常见结构，属于公知常识；
对于区别技术特征2），对比文件1采用了使得互联布线横穿宏宽度的空白区域的技术手段，对于该互联布线，对比文件中记载了：“连线越过宏，术语“越过”在本文意指连线横穿过宏的任何形式，包括在上面、在下面、穿过等。如上所述，涉及来容纳连线的宏内空白区存在着限制，使得直线为不可能，因此布线轨迹未必是直线路径，而是横过宏迂回曲折的路径”，由此可见，对比文件1中的连线实际是平面上的曲折布线，其既不是通过通孔穿过宏的厚度，也不是连线穿过宏上下两层的厚度，对比文件1既未提及在宏中阵列布置的堵塞孔，也无法给出利用通路孔连接宏上下两层的元件的技术启示。
本领域在3D集成电路中的布线的通常做法是在宏以外设置通孔连接宏上下两层的元件，而并非连线穿过宏的厚度，因而该区别技术特征2）也不是本领域的公知常识。且由于该区别技术特征2）的存在，本申请能够获得3D IC灵活布线的技术效果。
因此，权利要求1相对于对比文件1和公知常识的结合具有突出的实质性特点和显著的进步，因而具备专利法第22条第3款规定的创造性。
权利要求2-5直接或间接地引用了权利要求1。在其引用的权利要求具备创造性的前提下，权利要求2-5也具备创造性。
权利要求6请求保护一种设备，其包括权利要求1-4中任一项所述的硬宏。在其引用的权利要求具备创造性的前提下，权利要求6也具备创造性。
权利要求7请求保护一种非易失性计算机可读介质，其使得受计算机控制的设备创建包括权利要求1-4中任一项所述的硬宏。在其引用的权利要求具备创造性的前提下，权利要求7也具备创造性。
权利要求8请求保护一种包括顶部层、底部层和至少一个中部层的集成电路，对比文件1公开了一种后继级连线要越过的集成电路IC宏的方法，并具体公开了（参见权利要求1、说明书第1页第3段，第3页第4段-第9段、附图2）：由于设计装置通常视宏为一个固定块，在放置与布置较高层IC连线时块是不能修改的，图2为将宏空白区重新安排入布线轨迹，如图2所示，布线轨迹134与144以及/或空白区电路区139与149已预设计在宏112中，连线118和120越过宏112的空白区139和149，而连线118和120两端必然连接不同元件。
权利要求8所要求保护的技术方案与对比文件1所公开的技术方案相比，其区别技术特征在于：（1）对比文件1公开的是具有硬宏的二维集成电路构造，权利要求8公开的是具有硬宏的三维集成电路构造，在三维集成电路构造中，第一元件、第二元件与硬宏分别位于顶层、底层和中部层的不同三层中，2）硬宏包括预先定义的堵塞点阵列以及在预先定义的堵塞点阵列中的特定数量的堵塞点中形成的多个通路孔，堵塞点和通路孔从顶部到底部延伸穿过硬宏厚度，且通路孔仅形成在堵塞点中，至少一个通路孔被配置为连接第一元件和第二元件，在硬宏的顶部和底部之间，线完全包含在硬宏之内。基于该区别技术特征确定权利要求8实际所要解决的技术问题是3D IC如何实现灵活地布线。
对于区别技术特征1），具有硬宏的3D集成电路构造是本领域的常见结构，属于公知常识；
对于区别技术特征2），对比文件1采用了使得互联布线横穿宏宽度的空白区域的技术手段，对于该互联布线，对比文件中记载了：“连线越过宏，术语“越过”在本文意指连线横穿过宏的任何形式，包括在上面、在下面、穿过等。如上所述，涉及来容纳连线的宏内空白区存在着限制，使得直线为不可能，因此布线轨迹未必是直线路径，而是横过宏迂回曲折的路径”，由此可见，对比文件1中的连线实际是平面上的曲折布线，其既不是通过通孔穿过宏的厚度，也不是连线穿过宏上下两层的厚度，对比文件1既未提及在宏中阵列布置的堵塞孔，也无法给出利用通路孔连接宏上下两层的元件的技术启示。
本领域在3D集成电路中的布线的通常做法是在宏以外设置通孔连接宏上下两层的元件，而并非连线穿过宏的厚度，因而该区别技术特征2）也不是本领域的公知常识。且由于该区别技术特征2）的存在，本申请能够获得3D IC灵活布线的技术效果。
因此，权利要求8相对于对比文件1和公知常识的结合具有突出的实质性特点和显著的进步，因而具备专利法第22条第3款规定的创造性。
权利要求9-10直接或间接地引用了权利要求8。在其引用的权利要求2具备创造性的前提下，权利要求9-10也具备创造性。
权利要求11请求保护一种设备，其包括权利要求8-9中任一项所述的集成电路。在其引用的权利要求具备创造性的前提下，权利要求11也具备创造性。
权利要求12请求保护一种方法。对比文件1公开了一种硬宏的设计方法（参见说明书第1页第3段-第6页第9段，附图2-6），包括：如图2所示，硬宏嵌入IC芯片中，布线轨迹134和144以及/或电路区139与149已预设计在宏112中，来容纳后继的分层设计级的连线118与120，布线轨迹通常包括重新安排的连线空白区，连线118和120越过宏112的空白区，术语“越过”在本文广泛地使用，意指连线横穿过宏的任何形式，包括在上面，在下面，穿过等。由上述内容可知，在连线两端必然连接不同的电子元件，连线横穿宏的宽度。
权利要求12所要求保护的技术方案与对比文件1所公开的技术方案相比，其区别技术特征在于：（1）对比文件1公开的是具有硬宏的二维集成电路构造，权利要求12公开的是具有硬宏的三维集成电路构造，在三维集成电路构造中，第一元件、第二元件与硬宏分别位于顶层、底层和中部层的不同三层中，2）硬宏包括预先定义的堵塞点阵列以及在预先定义的堵塞点阵列中的特定数量的堵塞点中形成的多个通路孔，堵塞点和通路孔从顶部到底部延伸穿过硬宏厚度，且通路孔仅形成在堵塞点中，至少一个通路孔被配置为连接第一元件和第二元件，在硬宏的顶部和底部之间，线完全包含在硬宏之内。基于该区别技术特征确定权利要求12实际所要解决的技术问题是3D IC如何实现灵活地布线。
对于区别技术特征1），具有硬宏的3D集成电路构造是本领域的常见结构，属于公知常识；
对于区别技术特征2），对比文件1采用了使得互联布线横穿宏宽度的空白区域的技术手段，对于该互联布线，对比文件中记载了：“连线越过宏，术语“越过”在本文意指连线横穿过宏的任何形式，包括在上面、在下面、穿过等。如上所述，涉及来容纳连线的宏内空白区存在着限制，使得直线为不可能，因此布线轨迹未必是直线路径，而是横过宏迂回曲折的路径”，由此可见，对比文件1中的连线实际是平面上的曲折布线，其既不是通过通孔穿过宏的厚度，也不是连线穿过宏上下两层的厚度，对比文件1既未提及在宏中阵列布置的堵塞孔，也无法给出利用通路孔连接宏上下两层的元件的技术启示。
本领域在3D集成电路中的布线的通常做法是在宏以外设置通孔连接宏上下两层的元件，而并非连线穿过宏的厚度，因而该区别技术特征2）也不是本领域的公知常识。且由于该区别技术特征2）的存在，本申请能够获得3D IC灵活布线的技术效果。
因此，权利要求12相对于对比文件1和公知常识的结合具有突出的实质性特点和显著的进步，因而具备专利法第22条第3款规定的创造性。
权利要求13引用了权利要求12。在其引用的权利要求不具备创造性的前提下，权利要求13也具备创造性。
权利要求14请求保护一种计算机可读介质，其包括用于使得计算机或处理器来执行根据权利要求12或13所述方法的至少一条指令。在其引用的权利要求具备创造性的前提下，权利要求14也具备创造性。
（3）对于前置审查意见
合议组认为：1）对比文件1是在2D的硬宏宽度上缩短布线距离，本申请是在3D的硬宏厚度上缩短布线距离，二者所针对的器件的结构不同；对比文件1利用曲折迂回的布线横跨硬宏的宽度方向，本申请则是利用阵列布置的堵塞孔中的某些通路孔穿过硬宏的厚度，二者采取的技术手段不同，对比文件1既未公开硬宏中设置的堵塞孔，也不能给出利用该堵塞孔中的导通孔连接上下两层元件的技术启示。
2）硬宏是一种硬性巨集，其指定固定的接线图不可修改，本领域中对于硬宏的层间布线通常采用的方法是围绕硬宏、距离硬宏一定距离处利用通孔连接上下层元件，或者将单个硬宏拆分成多个较小的硬宏进行互连，没有证据表明在硬宏中布置阵列堵塞孔、利用通过堵塞孔中的导通孔的线连接上下两层元件的技术手段是本领域的公知常识，本领域技术人员难以根据现有技术容易想到本申请的技术方案。
因此，合议组对驳回决定和前置审查意见不予支持。至于本申请是否存在其它不符合专利法及其实施细则的缺陷，留待原审查部门继续进行审查程序。
基于上述理由，本案合议组依法做出以下决定。
三、决定
撤销国家知识产权局于2018年10月10日对本申请作出的驳回决定。由国家知识产权局原审查部门在2015年05月05日提交的说明书第1-44段、说明书附图图1-7、说明书摘要、摘要附图；2019年07月26日提交的权利要求第1-14项的基础上对本申请继续进行审查。
如对本复审请求审查决定不服，根据专利法第41条第2款的规定，复审请求人可以自收到本决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
