发明创造名称：总线逻辑管理系统和方法
外观设计名称：
决定号：193034
决定日：2019-10-23
委内编号：1F256324
优先权日：
申请（专利）号：201410030603.6
申请日：2014-01-22
复审请求人：比亚迪股份有限公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：朱明雅
合议组组长：王丽颖
参审员：万琦
国际分类号：G06F13/40(2006.01)
外观设计分类号：
法律依据：专利法第22条第3款
决定要点
：本申请权利要求所要保护的技术方案与对比文件1相比，存在的区别技术特征或者被对比文件2公开，或者为本领域的公知常识，因此本申请权利要求相对于对比文件和公知常识的结合不具备专利法第22条第3款规定的创造性。
全文：
本复审请求涉及申请号为201410030603.6，名称为“总线逻辑管理系统和方法”的发明专利申请。申请人为比亚迪股份有限公司。本申请的申请日为2014年01月22日，公开日为2015年07月22日。
经实质审查，国家知识产权局原审查部门审查员于2018年04月03日发出驳回决定，驳回了本发明专利申请，其理由是：本申请全部权利要求相对于对比文件1、对比文件2以及公知常识的结合不具备专利法第22条第3款规定的创造性 。驳回决定所依据的文本为：申请人于申请日提交的说明书摘要、说明书第1-84段、摘要附图、说明书附图；2018年03月14日提交的权利要求第1-8项。驳回决定所针对的权利要求书内容如下：
“1. 一种总线逻辑管理系统，其特征在于，包括：
总线；
操作设备，所述操作设备的操作位宽为N，并与所述总线连接，N为正整数；
处理器，所述处理器与所述总线连接，其中，所述处理器的操作位宽为M，M为大于N的正整数；以及
总线逻辑管理器，所述总线逻辑管理器内嵌于所述总线之中，所述总线逻辑管理器用于对所述总线的操作位宽进行调整；其中，所述总线逻辑管理器具有唯一的私有地址，所述处理器对所述操作设备进行操作时，根据所述操作设备的操作位宽，通过所述私有地址对所述总线逻辑管理器的操作位宽进行配置；
其中，所述总线逻辑管理器包括：
位宽变换配置选择模块，所述位宽变换配置选择模块根据所述处理器的配置指令设置所述总线的操作位宽；
地址关联配置选择模块，用于根据所述总线的操作位宽设置针对所述操作设备的操作地址空间，其中，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/N。
2. 如权利要求1所述的总线逻辑管理系统，其特征在于，所述总线逻辑管理器还包括：
地址访问逻辑控制模块，所述地址访问逻辑控制模块根据所述操作地址空间和所述访问地址空间将所述处理器写入所述操作地址空间的数据转移至所述访问地址空间。
3. 如权利要求2所述的总线逻辑管理系统，其特征在于，所述总线逻辑管理器还包括：
位屏蔽控制模块，所述位屏蔽控制模块根据所述处理器的配置对写入所述操作地址空间的数据的位进行屏蔽操作。
4. 如权利要求2所述的总线逻辑管理系统，其特征在于，所述总线逻辑管理器还包括：
字节对齐访问控制模块，用于在设置地址关联配置时，开启或关闭字节对齐访问模式；当开启字节对齐访问模式时，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/4N；当关闭字节对齐访问模式时，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/N。
5. 一种总线逻辑管理方法，其特征在于，包括以下步骤：
获取操作设备的操作位宽N，N为正整数；
获取总线逻辑管理器的私有地址；
根据所述操作设备的操作位宽，通过所述私有地址对所述总线逻辑管理器的操作位宽 进行配置；以及
根据操作地址空间和操作设备的访问地址空间将所述处理器写入所述操作地址空间的数据转移至所述访问地址空间；
其中，所述根据所述操作设备的操作位宽，通过所述私有地址对所述总线逻辑管理器的操作位宽进行配置，包括：
获取处理器的操作位宽为M，M为大于N的正整数；
根据所述处理器或所述操作设备的配置指令设置总线的操作位宽；
根据所述总线的操作位宽设置针对所述操作设备的操作地址空间，其中，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/N。
6. 如权利要求5所述的总线逻辑管理方法，其特征在于，在根据操作地址空间和操作设备的访问地址空间将所述处理器写入所述操作地址空间的数据转移至所述访问地址空间之前，根据所述处理器的配置对写入所述操作地址空间的数据的位进行屏蔽操作。
7. 如权利要求5所述的总线逻辑管理方法，其特征在于，在通过私有地址对总线逻辑管理器的操作位宽进行配置时，开启或关闭字节对齐访问模式。
8. 如权利要求7所述的总线逻辑管理方法，其特征在于，在通过私有地址对总线逻辑管理器的操作位宽进行配置时，如果开启字节对齐访问模式，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/4N；
如果关闭字节对齐访问模式，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/N。”
申请人（下称复审请求人）对上述驳回决定不服,于2018年07月18日向国家知识产权局提出了复审请求，未修改权利要求书。复审请求人认为：本申请权利要求与对比文件1相比存在区别技术特征，且对比文件1没有给出技术启示，因此本申请权利要求具备专利法第22条第3款规定的创造性。
经形式审查合格，国家知识产权局于2018年07月24日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中坚持原驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。
合议组于2019年04月16日向复审请求人发出复审通知书，指出：本申请全部权利要求相对于对比文件1、对比文件2以及公知常识的结合仍不具备专利法第22条第3款规定的创造性 。
复审请求人于2019年05月29日提交了意见陈述书，并修改了权利要求书。复审请求人认为：修改后的权利要求书具备专利法第22条第3款规定的创造性。修改后的权利要求书内容如下：
“1. 一种总线逻辑管理系统，其特征在于，包括：
总线；
操作设备，所述操作设备的操作位宽为N，并与所述总线连接，N为正整数；
处理器，所述处理器与所述总线连接，其中，所述处理器的操作位宽为M，M为大于N的正整数；以及
总线逻辑管理器，所述总线逻辑管理器内嵌于所述总线之中，所述总线逻辑管理器用于对所述总线的操作位宽进行调整；其中，所述总线逻辑管理器具有唯一的私有地址，所述处理器对所述操作设备进行操作时，根据所述操作设备的操作位宽，通过所述私有地址对所述总线逻辑管理器的操作位宽进行配置；
其中，所述总线逻辑管理器包括：
位宽变换配置选择模块，所述位宽变换配置选择模块根据所述处理器的配置指令设置所述总线的操作位宽；
地址关联配置选择模块，用于根据所述总线的操作位宽设置针对所述操作设备的操作地址空间，其中，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/N；
位屏蔽控制模块，所述位屏蔽控制模块用于屏蔽操作数据中不需要的位，根据所述处理器的配置指令对写入所述操作地址空间的数据的位进行屏蔽操作。
2. 如权利要求1所述的总线逻辑管理系统，其特征在于，所述总线逻辑管理器还包括：
地址访问逻辑控制模块，所述地址访问逻辑控制模块根据所述操作地址空间和所述访问地址空间将所述处理器写入所述操作地址空间的数据转移至所述访问地址空间。
3. 如权利要求1所述的总线逻辑管理系统，其特征在于，所述总线逻辑管理器还包括：
字节对齐访问控制模块，用于在设置地址关联配置时，开启或关闭字节对齐访问模式；当开启字节对齐访问模式时，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/4N；当关闭字节对齐访问模式时，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/N。
4. 一种总线逻辑管理方法，其特征在于，包括以下步骤：
获取操作设备的操作位宽N，N为正整数；
获取总线逻辑管理器的私有地址；
根据所述操作设备的操作位宽，通过所述私有地址对所述总线逻辑管理器的操作位宽进行配置；
根据所述处理器的配置对写入所述操作地址空间的数据的位进行屏蔽操作；以及
根据操作地址空间和操作设备的访问地址空间将所述处理器写入所述操作地址空间的数据转移至所述访问地址空间；
其中，所述根据所述操作设备的操作位宽，通过所述私有地址对所述总线逻辑管理器的操作位宽进行配置，包括：
获取处理器的操作位宽为M，M为大于N的正整数；
根据所述处理器或所述操作设备的配置指令设置总线的操作位宽；
根据所述总线的操作位宽设置针对所述操作设备的操作地址空间，其中，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/N。
5. 如权利要求4所述的总线逻辑管理方法，其特征在于，在通过私有地址对总线逻辑管理器的操作位宽进行配置时，开启或关闭字节对齐访问模式。
6. 如权利要求5所述的总线逻辑管理方法，其特征在于，在通过私有地址对总线逻辑管理器的操作位宽进行配置时，如果开启字节对齐访问模式，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/4N；
如果关闭字节对齐访问模式，所述操作地址空间的大小与所述操作设备的访问地址空间的大小，二者的比例为M/N。”
在上述程序的基础上，合议组认为本案事实已经清楚，可以作出审查决定。
二、决定的理由
审查文本的认定
复审请求人在答复复审通知书时提交了修改文本，经审查，该修改符合专利法第33条的规定。故本复审决定所依据的审查文本为：申请日提交的说明书摘要、说明书第1-84段、摘要附图、说明书附图；2019年05月29日提交的权利要求第1-6项。
关于本申请权利要求的创造性
专利法第22条第3款规定：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。
本复审决定所依据的对比文件与驳回决定、复审通知书相同，即：
对比文件1：CN101933005A，公开日为2010年12月29日；
对比文件2：CN1577303A，公开日为2005年02月09日。
独立权利要求1的创造性
权利要求1请求保护一种总线逻辑管理系统，对比文件1（CN101933005A，公开日为2010年12月29日）为最接近的现有技术，其公开了一种外围模块寄存器访问方法和装置，并具体公开了如下技术特征（参见对比文件1权利要求第1-3项，说明书第[0012]、[0026]段）：总线控制器，适于接收所述读取/写入信号和所述处理元件提供的地址，以及作为响应，执行一系列的多个与所述外围模块的数据传输，其中，执行所述系列包括提供第二读取/写入信号和用于系列中第一数据传输的第一外围地址（即总线逻辑管理器具有唯一的私有地址）。系统总线（相当于“总线”），处理元件，适于执行使所述处理元件执行x位宽的数据值的数据传输的机器可读代码，其中，执行数据传输包括提供第一读取/写入信号以及与外围模块的y位宽的数据寄存器相对应的处理元件提供的地址，以及其中，y小于x（相当于“处理器，处理器与总线连接，处理器的操作位宽为M，M大于N”），处理器核心102可以是8位、16位、64位、128位或其他位宽的处理器核心（相当于M为正整数），外围模块被配置为将所述第一外围地址映射到所述y位宽的数据寄存器，以及还将所述至少一个不同的外围地址映射到所述y位宽的数据寄存器（相当于“操作设备，操作设备的操作位宽为N，并与总线连接”，处理器对操作设备进行操作时，根据操作设备的操作位宽，通过私有地址对总线逻辑管理器的操作位宽进行配置），寄存器204～207中的任何一个或多个可以是4位、16位、32位或其他位宽的寄存器（相当于“N为正整数”），总线控制器，适于接收所述读取/写入信号和所述处理元件提供的地址，以及作为响应，执行一系列的多个与所述外围模块的数据传输，其中，执行所述系列包括提供第二读取/写入信号和用于所述系列中第一数据传输的第一外围地址，以及提供用于所述系列中至少一个其他数据传输的至少一个不同的外围地址（相当于“总线逻辑管理器，总线逻辑管理器用于对总线的操作位宽进行调整”）。总线控制器，适于接收所述读取/写入信号和所述处理元件提供的地址，以及作为响应，执行一系列的多个与所述外围模块的数据传输，其中，执行所述系列包括提供第二读取/写入信号和用于系列中第一数据传输的第一外围地址，以及提供用于系列中至少一个其他数据传输的至少一个不同的外围地址；以及外围模块被配置为将所述第一外围地址映射到y位宽的数据寄存器，以及还将至少一个不同的外围地址映射到y位宽的数据寄存器（即总线逻辑管理器包括：位宽变换配置选择模块，位宽变换配置选择模块根据处理器的配置指令设置总线的操作位宽，操作设备的操作位宽与处理器的操作位宽的比为M/N）。
由此可见，权利要求1与对比文件1之间的区别特征为：（1）总线逻辑管理器内嵌于总线之中；（2）地址关联配置选择模块，用于根据总线的操作位宽设置针对操作设备的操作地址空间，操作地址空间与访问地址空间大小之比为M/N；（3）位屏蔽控制模块，所述位屏蔽控制模块用于屏蔽操作数据中不需要的位，根据所述处理器的配置指令对写入所述操作地址空间的数据的位进行屏蔽操作。
对于区别技术特征（1），由于对比文件1已经公开了总线逻辑管理器用于对总线的操作位宽进行调整的技术特征，本领域技术人员很容易想到，该控制器存在于总线中便于对总线进行控制，这属于本领域的惯用技术手段。
对于区别技术特征（2），对比文件2（CN1577303A，公开日为2005年02月09日）公开了一种半导体集成电路，并具体公开了如下技术特征（参见对比文件2说明书第2页第15行-第3页第6行）：半导体集成电路具有由外部定义资源分配的配置电路。配置电路包括：基地址寄存器，具有逻辑值固定的低位多比特区和逻辑值可变的高位多比特区，并且用于地址空间分配（即地址关联配置选择模块，用于根据总线的操作位宽设置针对操作设备的操作地址空间）。由此可见，上述技术特征在对比文件2中的作用与区别技术特征（2）在本申请中的作用相同，都是根据位宽设置地址空间，本领域技术人员在面对如何设置地址空间的技术问题时，有动机将对比文件1与对比文件2相结合，由于对比文件1公开了操作设备的操作位宽与处理器的操作位宽的比为M/N，本领域技术人员很容易想到与位宽相对应的地址空间的比同样为M/N，这属于本领域的惯用技术手段。
区别技术特征（3）“位屏蔽控制模块，所述位屏蔽控制模块用于屏蔽操作数据中不需要的位，根据所述处理器的配置指令对写入所述操作地址空间的数据的位进行屏蔽操作 ”为复审请求人修改后增加的特征。因为屏蔽操作的目的就是将不再考虑的位屏蔽掉，因此“所述位屏蔽控制模块用于屏蔽操作数据中不需要的位”这一特征对权利要求1实质上并不具有进一步限定作用；同时，“位屏蔽控制模块，所述位屏蔽控制模块根据所述处理器的配置指令对写入所述操作地址空间的数据的位进行屏蔽操作”这一特征为原权利要求3中的附加技术特征，而正如复审通知书中所评价的，该特征已被对比文件2公开。具体为：对比文件2公开了如下技术特征（参见对比文件2说明书第6页第27行-第8页第3行）：图1示出了用于配置电路23中的地址分配的具体电路构成。为了对微处理器1进行地址分配，具有：基地址寄存器(BAR)30、作为限制电路的屏蔽电路31、和闭锁电路32。基地址寄存器30具有：逻辑值固定为0的低位多比特的比特0(B0)～比特25(B25)的逻辑值固定区域Ff、及逻辑值可变的高位多比特的比特26(B26)～比特31(B31)的逻辑值可变区域Fv。逻辑值固定区域Ff中，例如各比特的输出端子与电路的接地端子连接，可以总是输出逻辑值0。逻辑值可变区域Fv可以通过PCI总线16从PCI主机装置写入数据。写入的数据作为BAR写入数据(BARWD)示出于图中。因此，如果PCI 主机装置通过PCI总线16在基地址寄存器30写入32比特的数据， 则实际上是在32比特中的逻辑值可变区域Ff的B26～B31中写入。屏蔽电路31由屏蔽信号输出电路33和BAR数据限制电路(与门) 34构成。屏蔽信号输出电路33输出根据2比特的屏蔽选择信号(MSKS) 35所选择的3比特的屏蔽信号36。屏蔽信号36和屏蔽选择信号35 的对应例如如图5所示那样。与门34通过与逻辑值可变区域Fv的 B26到B28的3比特和屏蔽信号36的3比特相对应，形成3比特的逻辑信号。因此，屏蔽信号为“111”时，与门34输出B28、B27、B26。屏蔽信号为110时，与门34输出B28、B27、0。屏蔽信号为“100”时，与门34输出B28、0、0。屏蔽信号为“000”时，与门34输出0、0、0。因此，如果PCI主机装置通过PCI总线16从基地址寄存器30读出32比特的数据，则B0～B25固定为0，B26～B28对应于屏蔽信号成为被屏蔽的3比特，B29～B31通常输出基地址寄存器30的保持值。图1中，BAR读出数据(BARRD)是指从基地址寄存器30读出的数据。根据由屏蔽选择信号35指定的屏蔽比特数，微处理器1中可分配的本地地址空间的大小是可变的，即对比文件2已经公开了位屏蔽控制模块根据处理器的配置对写入操作地址空间的数据的位进行屏蔽操作这个特征，且两者所起作用相同，都是根据具体需要对数据的位进行屏蔽操作。
由此可知，在对比文件1的基础上结合对比文件2以及本领域的惯用技术手段，得出该权利要求的技术方案，对本技术领域的技术人员来说是显而易见的。因此，权利要求1所要保护的技术方案相对于对比文件1、2和本领域惯用技术手段相结合的技术方案来说，不具备突出的实质性特点和显著的进步，不符合专利法第22条第3款规定的创造性。
2）独立权利要求4的创造性
独立权利要求4是与权利要求1相对应的方法权利要求，与上述理由相同，独立权利要求4也不具备突出的实质性特点和显著的进步，不具备专利法第22条第3款规定的创造性。
鉴于复审请求人的独立权利要求均存在不具备创造性的缺陷不能授予专利权，驳回决定应予维持，合议组对本申请从属权利要求的创造性不再一一进行评述。
三、决定
维持国家知识产权局于2018年04月03日对本申请作出的驳回决定。
如对本复审请求审查决定不服,根据专利法第41条第2款的规定,请求人自收到本决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
