发明创造名称：半导体器件的形成方法
外观设计名称：
决定号：192434
决定日：2019-10-12
委内编号：1F277810
优先权日：
申请（专利）号：201410298284.7
申请日：2014-06-26
复审请求人：中芯国际集成电路制造(上海)有限公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：赵中琴
合议组组长：刘振玲
参审员：杨燕
国际分类号：H01L21/8238
外观设计分类号：
法律依据：专利法第22条第3款
决定要点：如果一项权利要求与作为最接近的现有技术的对比文件相比存在多个区别技术特征，但其中一部分区别技术特征是在另一对比文件公开内容基础上结合本领域的公知常识容易想到的，其余区别技术特征是本领域的公知常识，则该权利要求不具有突出的实质性特点，不具备创造性。
全文：
本复审请求涉及申请号为201410298284.7，名称为“半导体器件的形成方法”的发明专利申请（下称本申请）。本申请的申请人为中芯国际集成电路制造(上海)有限公司，申请日为2014年06月26日，公开日为2016年01月06日。
经实质审查，国家知识产权局实质审查部门于2018年12月24日发出驳回决定，以权利要求1-3不具备专利法第22条第3款规定的创造性为由驳回了本申请。驳回决定所依据的文本为：2018年08月20日提交的权利要求书第1-19项，申请日2014年06月26日提交的说明书第1-18页、说明书附图第1-4页、说明书摘要和摘要附图。
驳回决定所针对的权利要求书内容如下：
“1. 一种半导体器件的形成方法，其特征在于，包括：
提供包括第一区域和第二区域的衬底，在所述第一区域衬底表面形成有第一伪栅结构，在所述第二区域衬底表面形成有第二伪栅结构；
在所述第一区域和第二区域衬底表面形成层间介质层，且所述层间介质层顶部与第一伪栅结构和第二伪栅结构顶部齐平；
去除所述第一伪栅结构和第二伪栅结构，直至暴露出衬底表面，在第一区域层间介质层内形成第一凹槽，在第二区域层间介质层内形成第二凹槽；
对所述第二凹槽底部的衬底进行掺杂处理，提高氧化工艺氧化第二凹槽底部衬底的氧化速率；所述掺杂处理的掺杂离子为氯离子、含氯离子、溴离子或含溴离子；
采用氧化工艺对所述第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理，在第一凹槽底部形成第一栅介质层，同时在第二凹槽底部形成第二栅介质层，且所述第一栅介质层厚度小于第二栅介质层厚度；
在所述第一栅介质层表面以及第二栅介质层表面形成栅极，且所述栅极填充满所述第一凹槽和第二凹槽。
2. 如权利要求1所述半导体器件的形成方法，其特征在于，采用离子注入工艺进行所述掺杂处理。
3. 如权利要求2所述半导体器件的形成方法，其特征在于，所述离子注入工艺的工艺参数为：离子注入能量为200ev至10kev，离子注入剂量为1E14atom/cm2至1E16atom/cm2。
4. 如权利要求1所述半导体器件的形成方法，其特征在于，所述第一栅介质层和第二栅介质层的材料为氧化硅。
5. 如权利要求1所述半导体器件的形成方法，其特征在于，所述氧化工艺为热氧化工艺。
6. 如权利要求5所述半导体器件的形成方法，其特征在于，所述热氧化工艺的工艺参数为：反应气体包括O2、H2和N2，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，N2流量为0.1slm至50slm，反应腔室温度为650 度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
7. 如权利要求1所述半导体器件的形成方法，其特征在于，所述第一伪栅结构包括第一伪栅介质层、位于第一伪栅介质层表面第一伪栅导电层；所述第二伪栅结构包括第二伪栅介质层、位于第二伪栅介质层表面的第二伪栅导电层。
8. 如权利要求7所述半导体器件的形成方法，其特征在于，去除所述第一伪栅结构和第二伪栅结构的工艺步骤包括：采用干法刻蚀工艺刻蚀去除第一伪栅导电层和第二伪栅导电层；采用湿法刻蚀工艺刻蚀去除第一伪栅介质层和第二伪栅介质层。
9. 如权利要求7所述半导体器件的形成方法，其特征在于，所述第一伪栅结构和第二伪栅结构的形成步骤包括：在所述第一区域和第二区域衬底表面形成伪栅介质膜、以及位于伪栅介质膜表面的伪栅导电膜；在所述伪栅导电膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述伪栅导电膜和伪栅介质膜，在第一区域衬底表面形成第一伪栅结构，在第二区域衬底表面形成第二伪栅结构。
10. 如权利要求9所述半导体器件的形成方法，其特征在于，采用化学气相沉积工艺形成所述伪栅介质膜。
11. 如权利要求9所述半导体器件的形成方法，其特征在于，所述伪栅介质膜的材料为氧化硅；所述伪栅导电膜的材料为多晶硅。
12. 如权利要求1所述半导体器件的形成方法，其特征在于，在形成所述层间介质层之前，还包括步骤：在所述第一伪栅结构两侧的第一区域衬底内形成第一掺杂区；在所述第二伪栅结构两侧的第二区域衬底内形成第二掺杂区。
13. 如权利要求1所述半导体器件的形成方法，其特征在于，所述栅极的材料为多晶硅或掺杂的多晶硅。
14. 如权利要求1所述半导体器件的形成方法，其特征在于，所述栅极为金属栅极。
15. 如权利要求14所述半导体器件的形成方法，其特征在于，形成所述金属栅极的工艺步骤包括：在所述第一栅介质层表面、第二栅介质层表面、第一凹槽侧壁表面以及第二凹槽侧壁表面形成高k栅介质层；在所述高k栅介质层表面形成金属栅电极层，且所述金属栅电极层填充满第一凹槽和第二凹槽；去除高于层间介质层顶部的高k栅介质层和金属栅电极层，使得金属电极层与层间介质层齐平，获得栅极。
16. 如权利要求15所述半导体器件的形成方法，其特征在于，所述高k栅介质层的材料为相对介电常数大于氧化硅的相对介电常数的材料。
17. 如权利要求16所述半导体器件的形成方法，其特征在于，所述高k栅介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
18. 如权利要求15所述半导体器件的形成方法，其特征在于，所述金属栅电极层的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi。
19. 如权利要求1所述半导体器件的形成方法，其特征在于，所述第一区域为待形成核心器件的区域，所述第二区域为待形成输入/输出器件的区域。”
驳回决定中引用了以下2篇对比文件：
对比文件1：CN102738221A，公开日为2012年10月17日；
对比文件2：US5480828A，授权公告日为1996年01月02日。
驳回决定认为：（1）权利要求1的“所述掺杂处理的掺杂离子为氯离子或溴离子”的技术方案 (ⅰ)与对比文件1的区别技术特征在于：对第二凹槽底部的衬底进行掺杂处理，提高氧化工艺氧化第二凹槽底部衬底的氧化速率；采用氧化工艺对第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理，在第一凹槽底部形成第一栅介质层，同时在第二凹槽底部形成第二栅介质层；掺杂处理的掺杂离子为氯离子或溴离子。其中一部分区别技术特征被对比文件2公开，其余区别技术特征是本领域技术人员根据对比文件2能想到的。权利要求1的上述技术方案(ⅰ)相对于对比文件1、对比文件2和本领域公知常识的结合不具备专利法第22条第3款规定的创造性。（2）权利要求2的附加技术特征被对比文件2公开；权利要求3的部分附加技术特征被对比文件2公开，其余附加技术特征是公知常识。因此，权利要求2-3也不具备专利法第22条第3款规定的创造性。（3）在其他说明部分，评述了权利要求1的“所述掺杂处理的掺杂离子为含氯离子或含溴离子”的技术方案（ⅱ）及其从属权利要求4-19不具备专利法第22条第3款规定的创造性。
申请人（下称复审请求人）对上述驳回决定不服，于2019年03月28日向国家知识产权局提出了复审请求，其中删除了权利要求1的“氯离子、含氯离子”；并陈述了修改后的权利要求具备创造性的理由。复审请求人认为：（1）修改后的权利要求1与对比文件1的区别技术特征包括：所述位置标示为所述移动设备所处的NFC网络的NFC标签。1）对第二凹槽底部的衬底进行掺杂处理，提高氧化工艺氧化第二凹槽底部衬底的氧化速率；采用氧化工艺对第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理，在第一凹槽底部形成第一栅介质层，同时在第二凹槽底部形成第二栅介质层，且所述第一栅介质层厚度小于第二栅介质层厚度；2）所述掺杂处理的掺杂离子为溴离子或含溴离子。基于上述区别技术特征，本申请实际解决的技术问题是：如何在满足不同区域对栅介质层厚度不同的需求的同时，减少工艺步骤。（2）对比文件2中仅公开采用氟离子或者含氟离子进行离子注入，但并未公开“注入离子为溴离子或含溴离子”。并且，《半导体制造技术》(Michael Quirk，Julian Serda著，电子工业出版社）中公开的“热氧化工艺中加入氯化物离子的另一重要优点是它们能够使氧化速率提升10%-15%（参见第217页）”，也仅证明了采用氯化物离子进行离子注入，可以提高氧化速率。但二者均未提及可以采用溴离子或含溴离子进行离子注入，来提高氧化速率。在对比文件2以及《半导体制造技术》的教导下，本领域技术人员无法想到其他离子也能够用于对衬底进行掺杂处理，进而提高衬底的氧化速率，因此，关于“掺杂处理的掺杂离子为溴离子或含溴离子”为本领域惯用技术手段的说法，缺乏说服力；（3）从对比文件2中，本领域技术人员无法毫无疑义地得出栅极氧化层26及栅氧化层28是同时形成的。栅极氧化层26及栅氧化层28也可能是先后顺序形成的，在对比文件2中并未明确记载二者同时形成的情况下，认为对比文件2公开了栅极氧化层26及栅氧化层28同时形成这一技术手段，是缺乏说服力的。因此，权利要求1具备创造性。
复审请求人于2019年03月28日提交的权利要求1的内容如下：
“1. 一种半导体器件的形成方法，其特征在于，包括：
提供包括第一区域和第二区域的衬底，在所述第一区域衬底表面形成有第一伪栅结构，在所述第二区域衬底表面形成有第二伪栅结构；
在所述第一区域和第二区域衬底表面形成层间介质层，且所述层间介质层顶部与第一伪栅结构和第二伪栅结构顶部齐平；
去除所述第一伪栅结构和第二伪栅结构，直至暴露出衬底表面，在第一区域层间介质层内形成第一凹槽，在第二区域层间介质层内形成第二凹槽；
对所述第二凹槽底部的衬底进行掺杂处理，提高氧化工艺氧化第二凹槽底部衬底的氧化速率；所述掺杂处理的掺杂离子为溴离子或含溴离子；
采用氧化工艺对所述第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理，在第一凹槽底部形成第一栅介质层，同时在第二凹槽底部形成第二栅介质层，且所述第一栅介质层厚度小于第二栅介质层厚度；
在所述第一栅介质层表面以及第二栅介质层表面形成栅极，且所述栅极填充满所述第一凹槽和第二凹槽。”
经形式审查合格，国家知识产权局于2019年04月03日依法受理了该复审请求，并将其转送至实质审查部门进行前置审查。
实质审查部门在前置审查意见书中坚持驳回决定，认为：（1）在对比文件2已经公开采用氟离子进行离子注入，有利于提高硅的氧化速率，而且采用氯化物离子提高硅的氧化速率也是本领域惯用技术手段的情况下，本领域技术人员采用具有类似化学性质的卤素离子，如溴离子或含溴离子替换是容易想到的，并且能够预见其技术效果。（2）对比文件2已经公开去除牺牲氧化层12，并且在半导体衬底表面热氧化形成栅氧化层（参见说明书第3栏第10-30行）。其中栅氧化层包括厚的栅氧化层26和薄的栅氧化层28。由于对比文件2中在热氧化半导体衬底形成栅绝缘层的时候并没有掩膜遮掩一部分衬底，本领域技术人员可以毫无疑义地确定栅氧化层26和栅氧化层28是同时形成的。综上所述，复审请求人的意见陈述不具备说服力。因而坚持驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。
合议组于2019年08月21日向复审请求人发出复审通知书。该复审通知书中指出：（1）权利要求1与对比文件1的区别技术特征在于：对第二凹槽底部的衬底进行掺杂处理，提高氧化工艺氧化第二凹槽底部衬底的氧化速率；采用氧化工艺对第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理，在第一凹槽底部形成第一栅介质层，同时在第二凹槽底部形成第二栅介质层；掺杂处理的掺杂离子为溴离子或含溴离子。但是，上述区别技术特征是本领域技术人员根据对比文件2公开内容结合本领域公知常识容易想到的。权利要求1相对于对比文件1、对比文件2和本领域公知常识的结合不具备专利法第22条第3款规定的创造性。（2）从属权利要求2的附加技术特征被对比文件2公开；从属权利要求3的部分附加技术特征被对比文件2公开，其余附加技术特征是公知常识；从属权利要求4-5、7-9、11-12、14-16、19的附加技术特征被对比文件1公开；从属权利要求6、13的附加技术特征是本领域的公知常识；从属权利要求10的附加技术特征是本领域技术人员根据对比文件1容易想到的；从属权利要求17和18的部分附加技术特征被对比文件1公开，其余附加技术特征是本领域的公知常识。因此，从属权利要求2-19也不具备专利法第22条第3款规定的创造性。
针对复审请求人的意见陈述，合议组认为：对于意见（1），复审请求人提及的“所述位置标示为所述移动设备所处的NFC网络的NFC标签”是和本申请无关的内容。本申请权利要求1与对比文件1的区别技术特征实际要解决的技术问题是提供一种可替换的同时形成厚度不同的氧化硅的方法。对于意见（2），首先，对比文件2已经公开采用氟离子进行离子注入有利于提高硅的氧化速率。对于本领域技术人员来讲，卤元素包括氟、氯、溴等，它们具有类似的性质，均可以作为富于反应性的氧化剂来使用。基于此，本领域技术人员容易想到采用类似的离子，例如采用溴离子或含溴离子来替换氟离子进行离子注入，并且能够预见其技术效果。例如，《中国袖珍百科全书 数理科学卷》（李学文编，长城出版社，2001年9月）在第6542页右栏提及“氧化剂通常是指容易获得电子的物质，常见的有：氧、氯、溴等”。这也进一步说明：溴、氯都可以作为富于反应性的氧化剂来使用。对于意见（3），对比文件2已经公开去除牺牲氧化层12，在半导体衬底表面热氧化形成栅氧化层（参见说明书第3栏第10-30行）。其中栅氧化层包括厚的栅氧化层26和薄的栅氧化层28。由于对比文件2中在热氧化半导体衬底形成栅绝缘层的时候并没有掩膜遮掩一部分衬底，本领域技术人员可以毫无疑义地确定栅氧化层26和栅氧化层28是同时形成的。
复审请求人于2019年09月25日提交了意见陈述书，同时提交了权利要求书的全文修改替换页，具体修改内容如下：在权利要求1中增加了技术特征“在所述第一伪栅结构两侧的第一区域衬底内形成第一掺杂区；在所述第二伪栅结构两侧的第二区域衬底内形成第二掺杂区，并对所述第一掺杂区及第二掺杂区进行热处理”；删除了权利要求12；并对权利要求编号和引用关系进行了适应性修改。同时陈述了修改后的权利要求1具备创造性的理由。
复审请求人于2019年09月25日提交的权利要求1的内容如下：
“1. 一种半导体器件的形成方法，其特征在于，包括：
提供包括第一区域和第二区域的衬底，在所述第一区域衬底表面形成有第一伪栅结构，在所述第二区域衬底表面形成有第二伪栅结构；
在所述第一伪栅结构两侧的第一区域衬底内形成第一掺杂区；在所述第二伪栅结构两侧的第二区域衬底内形成第二掺杂区，并对所述第一掺杂区及第二掺杂区进行热处理；
在所述第一区域和第二区域衬底表面形成层间介质层，且所述层间介质层顶部与第一伪栅结构和第二伪栅结构顶部齐平；
去除所述第一伪栅结构和第二伪栅结构，直至暴露出衬底表面，在第一区域层间介质层内形成第一凹槽，在第二区域层间介质层内形成第二凹槽；
对所述第二凹槽底部的衬底进行掺杂处理，提高氧化工艺氧化第二凹槽底部衬底的氧化速率；所述掺杂处理的掺杂离子为溴离子或含溴离子；
采用氧化工艺对所述第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理，在第一凹槽底部形成第一栅介质层，同时在第二凹槽底部形成第二栅介质层，且所述第一栅介质层厚度小于第二栅介质层厚度；
在所述第一栅介质层表面以及第二栅介质层表面形成栅极，且所述栅极填充满所述第一凹槽和第二凹槽。”
复审请求人认为：（1）对比文件2并未公开“在第一凹槽底部形成第一栅介质层的同时，在第二凹槽底部形成第二栅介质层”。对比文件2公开：去除牺牲氧化硅层12，并在半导体衬底的表面上生长栅氧化层。但是，对比文件2并未公开是否在5V晶体管区域或3V晶体管区域形成掩膜，故本领域技术人员无法毫无疑义地确定栅极氧化物层26与栅极氧化物层28的形成顺序，也就无法得到栅极氧化物层26与栅极氧化物层28是同时形成的这一结论。（2）对比文件1并未公开在形成源极/漏极区域234c及234i后，对源极/漏极区域234c及234i进行热处理。因此，本领域技术人员没有动机想到在形成第一栅介质层的同时，形成第二栅介质层；也没有动机想到在形成第一掺杂区及第二掺杂区后，对第一掺杂区及第二掺杂区进行热处理。本申请由于在形成第一栅介质层的同时，形成了第二栅介质层，可以在满足不同区域对栅介质层厚度不同的需求的同时，减少工艺步骤。并且，在形成第一掺杂区及第二掺杂区后，对第一掺杂区及第二掺杂区进行热处理，可以修复第一掺杂区及第二掺杂区形成工艺对衬底造成的晶格损伤。因此，本申请权利要求1具备创造性。
在上述程序的基础上，合议组认为本案事实已经清楚，可以依法作出本复审请求审查决定。
二、决定的理由
1、审查文本的认定
复审请求人在2019年09月25日提交了权利要求书的全文修改替换页，经审查，2019年09月25日所作的修改符合专利法实施细则第61条第1款以及专利法第33条的规定。本复审请求审查决定所依据的审查文本为：2019年09月25日提交的权利要求第1-18项，申请日2014年06月26日提交的说明书第1-18页、说明书附图第1-4页、说明书摘要和摘要附图。
2、关于专利法第22条第3款
专利法第22条第3款规定：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。
如果一项权利要求与作为最接近的现有技术的对比文件相比存在多个区别技术特征，但其中一部分区别技术特征是在另一对比文件公开内容基础上结合本领域的公知常识容易想到的，其余区别技术特征是本领域的公知常识，则该权利要求不具有突出的实质性特点，不具备创造性。
本复审请求审查决定中引用的对比文件与驳回决定和复审通知书中引用的对比文件相同，即：
对比文件1：CN102738221A，公开日为2012年10月17日；
对比文件2：US5480828A，授权公告日为1996年01月02日。
权利要求1-18不具备专利法第22条第3款规定的创造性，理由如下：
2.1、权利要求1要求保护一种半导体器件的形成方法。对比文件1（参见说明书第[0032]-[0052]段，附图2A-2H）公开一种半导体器件的形成方法，并具体公开以下技术方案：提供包括核心器件200c所在区（即第一区域）和输入/输出器件200i所在区（即第二区域）的衬底202，在核心器件200c所在区（即第一区域）的衬底202表面形成有伪栅极堆叠210c（即第一伪栅结构），在输入/输出器件200i所在区（即第二区域）的衬底202表面形成有伪栅极堆叠210i（即第二伪栅结构）；在核心器件200c所在区（即第一区域）和输入/输出器件200i所在区（即第二区域）的衬底202的表面形成层间介质层218，且层间介质层218的顶部与伪栅极堆叠210c 和210i（即第一伪栅结构和第二伪栅结构）的顶部齐平；去除伪栅极堆叠210c 和210i（即第一伪栅结构和第二伪栅结构），直至暴露出衬底202表面，在核心器件200c所在区（即第一区域）的层间介质层218内形成开口236c（即第一凹槽），在输入/输出器件200i所在区（即第二区域）的层间介质层218内形成开口236i（即第二凹槽）；采用快速热氧化工艺形成包含氧化硅的第二界面层224c（即对第一凹槽底部的衬底、第二凹槽底部的衬底进行氧化处理），在开口236c（即第一凹槽）底部形成第二界面层224c（即第一栅介质层），同时在开口236i（即第二凹槽）底部形成第二界面层224c（即第二栅介质层），且在需要较高电压的I/O区域中形成较厚的栅极电介质，在需要较低电压的器件的核心器件区域形成较薄的栅极电介质（参见说明书第[0041]段）（即第一栅介质层厚度小于第二栅介质层厚度）；在开口236c底部的第二界面层224c（即第一栅介质层）表面以及开口236i底部的第二界面层224c（即第二栅介质层）表面形成金属栅电极层228（即栅极），且金属栅电极层228（即栅极）填充满开口236c 和236i（即第一凹槽和第二凹槽）。在伪栅极堆叠210c（即第一伪栅结构）两侧的核心器件200c所在区（即第一区域）的衬底202内形成轻度掺杂源极/漏极区域232c（即第一掺杂区）；在伪栅极堆叠210i（即第二伪栅结构）两侧的输入/输出器件200i所在区（即第二区域）衬底202内形成掺杂源极/漏极区域232i（即第二掺杂区）；其中可以利用B或者In掺杂p-型LDD232c/232i。
由此可见，权利要求1所要求保护的技术方案与对比文件1的区别技术特征在于：（1）对第二凹槽底部的衬底进行掺杂处理，提高氧化工艺氧化第二凹槽底部衬底的氧化速率；采用氧化工艺对第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理，在第一凹槽底部形成第一栅介质层，同时在第二凹槽底部形成第二栅介质层；掺杂处理的掺杂离子为溴离子或含溴离子；（2）对第一掺杂区及第二掺杂区进行热处理。基于上述区别技术特征，权利要求1实际要解决的技术问题是提供一种可替换的同时形成厚度不同的氧化硅的方法，以及修复第一掺杂区及第二掺杂区形成工艺对衬底造成的晶格损伤。
对于区别技术特征（1），对比文件2（参见说明书第3栏第10-20行，附图3-5）公开一种半导体器件的形成方法，并具体公开以下技术方案：一种形成厚度不同的氧化硅的方法，包括在半导体衬底10的表面进行氟离子15注入（即掺杂处理），氟离子注入的半导体衬底将提高半导体衬底的氧化速度（即提高氧化工艺氧化衬底的氧化速率），导致离子注入的区域的氧化硅层厚于未离子注入区域的氧化硅的厚度，其中栅氧化层包括厚的栅氧化层26和薄的栅氧化层28。由于对比文件2中在热氧化半导体衬底形成栅绝缘层的时候并没有掩膜遮掩一部分衬底，且其中明确公开了通过氟离子注入导致离子注入区域的氧化硅层厚于未离子注入区域的氧化硅厚度，故本领域技术人员可以毫无疑义地确定是在同一氧化步骤中同时形成了厚的栅氧化层26和薄的栅氧化层28。因此，在对比文件2的启示下，本领域技术人员容易想到对对比文件1中需要形成厚栅极电介质的I/O区域的开口236i（即第二凹槽）底部的衬底先进行掺杂处理，以提高特定区域的氧化速度；而后采用氧化工艺对第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理，同时在第一凹槽底部形成薄的第一栅介质层以及在第二凹槽底部形成厚的第二栅介质层。此外，对比文件2公开了采用氟离子（即卤元素）进行掺杂处理。对于本领域技术人员来讲，卤元素包括氟、氯、溴等，它们具有类似的性质，均可以作为富于反应性的氧化剂来使用。基于同族元素的常规扩展，本领域技术人员容易想到采用类似的离子，如采用溴离子或含溴离子来代替氟离子，并且能够预见其技术效果。
对于区别技术特征（2），对于本领域技术人员来讲，在半导体领域，对半导体掺杂后通过对掺杂区进行热处理，来修复晶格的损伤以及将这些原子进行重新分布，属于本领域的常用技术手段。
因此，在对比文件1的基础上结合对比文件2和本领域公知常识得到权利要求1所要求保护的技术方案对于本领域技术人员而言是显而易见的。因此，权利要求1不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.2、权利要求2引用权利要求1，对比文件2公开其附加技术特征（参见说明书第3栏第10-20行）：氟离子15注入半导体衬底（即采用离子注入工艺进行掺杂处理）。因此，在其引用的权利要求不具备创造性的情况下，权利要求2也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.3、权利要求3引用权利要求2，对比文件2公开部分附加技术特征（参见说明书第3栏第10-20行）：氟离子15注入（即离子注入工艺）的工艺参数为：注入离子为氟离子或者含氟离子，离子注入能量为25至45kev，离子注入剂量为7.5E15至3E16atom/cm2（与1E14atom/cm2至1E16atom/cm2重叠）。同时，本领域技术人员根据需要而经过简单的有限的试验调整离子注入能量为200ev至10kev是容易得到的，并且能够预见其技术效果。因此，在其引用的权利要求不具备创造性的情况下，权利要求3也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.4、权利要求4引用权利要求1，对比文件1已经公开其附加技术特征（参见说明书第[0045]段）：开口236c底部的第二界面层224c（即第一栅介质层）和开口236i底部的第二界面层224c（即第二栅介质层）的材料为氧化硅。因此，在其引用的权利要求不具备创造性的情况下，权利要求4也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.5、权利要求5引用权利要求1，对比文件1已经公开其附加技术特征（参见说明书第[0045]段）：采用快速热氧化工艺形成包含氧化硅的第二界面层224c（即氧化工艺为热氧化工艺）。因此，在其引用的权利要求不具备创造性的情况下，权利要求5也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.6、权利要求6引用权利要求5，其附加技术特征构成相对于对比文件1的另一区别技术特征。然而，采用包括O2、H2和N2的反应气体进行热氧化工艺是本领域常用技术手段。而且，本领域技术人员根据氧化硅的厚度和致密度的需要而设置O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，N2流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分，是容易得到的。因此，在其引用的权利要求不具备创造性的情况下，权利要求6也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.7、权利要求7引用权利要求1，对比文件1已经公开其附加技术特征（参见说明书第[0035]段，附图2A）：伪栅极堆叠210c（即第一伪栅结构）包括伪氧化层212（即第一伪栅介质层）、位于伪氧化层212（即第一伪栅介质层）表面的伪栅电极层214（即第一伪栅导电层）；伪栅极堆叠210i（即第二伪栅结构）包括伪氧化层212（即第二伪栅介质层）、位于伪氧化层212（即第二伪栅介质层）表面伪栅电极层214（即第二伪栅导电层）。因此，在其引用的权利要求不具备创造性的情况下，权利要求7也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.8、权利要求8引用权利要求7，对比文件1已经公开其附加技术特征（参见说明书第[0040]段）：去除伪栅极堆叠210c 和210i（即第一伪栅结构和第二伪栅结构）的工艺步骤包括：采用干法刻蚀工艺刻蚀去除伪多晶硅栅电极层214（即第一伪栅导电层和第二伪栅导电层）；采用湿法刻蚀工艺刻蚀去除伪栅极氧化层212（即第一伪栅介质层和第二伪栅介质层）。因此，在其引用的权利要求不具备创造性的情况下，权利要求8也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.9、权利要求9引用权利要求7，对比文件1已经公开其附加技术特征（参见说明书第[0035]段）：伪栅极堆叠210c 和210i（即第一伪栅结构和第二伪栅结构）的形成步骤包括：在核心器件200c所在区（即第一区域）和输入/输出器件200i所在区（即第二区域）衬底202表面形成伪氧化层212（即伪栅介质膜）、以及位于伪氧化层212（即伪栅介质膜）表面的伪栅电极层214（即伪栅导电膜）；然后图案化形成伪栅极堆叠，由此本领域技术人员可以确定在伪栅电极层214（即伪栅导电膜）表面形成图形化的光刻胶层，后以图形化的光刻胶层为掩膜，刻蚀伪栅导电膜和伪栅介质膜，在核心器件200c所在区（即第一区域）衬底202表面形成栅极堆叠210c（即第一伪栅结构），在输入/输出器件200i所在区（即第二区域）衬底202表面形成栅极堆叠210i（即第二伪栅结构）。因此，在其引用的权利要求不具备创造性的情况下，权利要求9也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.10、权利要求10引用权利要求9，其附加技术特征构成相对于对比文件1的另一区别技术特征。在对比文件1已经公开沉积伪氧化层212（即伪栅介质膜），本领域技术人员采用本领域技术常用的化学气相沉积工艺形成伪栅介质膜是容易得到的，不需要付出创造性劳动。因此，在其引用的权利要求不具备创造性的情况下，权利要求10也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.11、权利要求11引用权利要求9，对比文件1已经公开其附加技术特征（参见说明书第[0035]-[0036]段）：伪氧化层212（即伪栅介质膜）的材料为氧化硅；伪栅电极层214（即伪栅导电膜）的材料为多晶硅。因此，在其引用的权利要求不具备创造性的情况下，权利要求11也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.12、权利要求12引用权利要求1，其附加技术特征构成相对于对比文件1的另一区别技术特征。然而，栅极采用多晶硅或掺杂的多晶硅是本领域常用技术手段。因此，在其引用的权利要求不具备创造性的情况下，权利要求12也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.13、权利要求13引用权利要求1，对比文件1已经公开其附加技术特征（参见说明书第[0052]段）：金属栅电极层228（即栅极）的材料为金属栅极。因此，在其引用的权利要求不具备创造性的情况下，权利要求13也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.14、权利要求14引用权利要求13，对比文件1已经公开其附加技术特征（参见说明书第[0044]-[0054]段，附图2C-2H）：形成金属栅电极层228（即金属栅极）的工艺步骤包括：在开口236c底部的第二界面层224c（即第一栅介质层）的表面、开口236i底部的第二界面层224c（即第二栅介质层）的表面、开口236c（即第一凹槽）侧壁表面以及开口236i（即第二凹槽）侧壁表面形成高k电介质226i和226c（即高k栅介质层）；在高k电介质226i和226c（即高k栅介质层）表面形成金属栅电极层228，且金属栅电极层228填充满开口236c和236i（即第一凹槽和第二凹槽）；去除高于层间介质层218顶部的高k电介质226i和226c（即高k栅介质层）和金属栅电极层228，使得金属电极层228与层间介质层218齐平，获得栅极。因此，在其引用的权利要求不具备创造性的情况下，权利要求14也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.15、权利要求15引用权利要求14，对比文件1已经公开其附加技术特征（参见说明书第[0047]段）：高-k介电材料（即高k栅介质层）限定为介电常数高于SiO2的介电材料（即相对介电常数大于氧化硅的相对介电常数的材料）。因此，在其引用的权利要求不具备创造性的情况下，权利要求15也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.16、权利要求16引用权利要求15，对比文件1已经公开其附加技术特征（参见说明书第[0047]段）：高-k介电材料（即高k栅介质层）为Hf的氧化物（即HfO2）、Al的氧化物（即Al2O3）、Zr的氧化物（即ZrO2）或以上的混合物。此外，本领域技术人员选择本领域常见的HfSiO、HfSiON、HfTaO、HfTiO或HfZrO作为高k栅介质层也是容易得到的。因此，在其引用的权利要求不具备创造性的情况下，权利要求16也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.17、权利要求17引用权利要求14，对比文件1已经公开其附加技术特征（参见说明书第[0052]段）：金属栅电极层228（即栅极）的材料为Al、Cu、WN、TiN或TaN。此外，本领域技术人员选择本领域常见的Ag、Au、Pt、Ni、Ti、Ta、TaC、TaSiN、W或WSi作为金属栅电极层的材料也是容易得到的。因此，在其引用的权利要求不具备创造性的情况下，权利要求17也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.18、权利要求18引用权利要求1，对比文件1已经公开其附加技术特征（参见说明书第[0033]段）：核心器件200c所在区（即第一区域为待形成核心器件的区域）和输入/输出器件200i所在区（即第二区域为待形成输入/输出器件的区域）。因此，在其引用的权利要求不具备创造性的情况下，权利要求18也不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
3、针对复审请求人答复复审通知书的相关意见的评述
对于复审请求人答复复审通知书时的意见陈述，合议组认为：
对于意见（1），对比文件2已经公开去除牺牲氧化层12，在半导体衬底表面热氧化形成栅氧化层（参见说明书第3栏第10-30行）。其中栅氧化层包括厚的栅氧化层26和薄的栅氧化层28。由于对比文件2中在热氧化半导体衬底形成栅绝缘层的时候并没有掩膜遮掩一部分衬底（也就是请求人提及的对比文件2并未公开是否在5V晶体管区域或3V晶体管区域形成掩膜，其没有公开形成掩膜，则意味着没有形成掩膜），且对比文件2中明确公开了离子注入即是为了提高相应区域的氧化速度即获得厚的栅氧化层，故本领域技术人员显然可以确定是在同一氧化步骤中同时形成了厚的栅氧化层26和薄的栅氧化层28。因此，在对比文件2的启示下，本领域技术人员容易想到对对比文件1中需要形成厚栅极电介质的I/O区域的开口236i（即第二凹槽）底部的衬底先进行掺杂处理；后采用氧化工艺对第一凹槽底部的衬底、掺杂处理后第二凹槽底部的衬底进行氧化处理，从而能够同时在第一凹槽底部形成薄的第一栅介质层以及在第二凹槽底部形成厚的第二栅介质层，从而简化工艺。
对于意见（2），对比文件1公开了：在伪栅极堆叠210c（即第一伪栅结构）两侧的核心器件200c所在区（即第一区域）的衬底202内形成轻度掺杂源极/漏极区域232c（即第一掺杂区）；在伪栅极堆叠210i（即第二伪栅结构）两侧的输入/输出器件200i所在区（即第二区域）衬底202内形成掺杂源极/漏极区域232i（即第二掺杂区）；其中可以利用B或者In掺杂p-型LDD232c/232i。同时，对半导体掺杂后对掺杂区进行热处理，来修复晶格的损伤以及将这些原子进行重新分布，属于本领域的常用技术手段。比如，《电子信息材料》（樊慧庆编著，国防工业出版社，2012年9月）在第19页提及“离子注入是在半导体中引入杂质原子的一种可控性很强的方法，离子注入时晶体会受到严重的损伤，因此必须用退火工艺来修复晶格的损伤。当热处理温度达到800-1000℃时，会发生显著的杂质原子扩散运动，这些原子将进行重新分布”。因此，在对比文件1的基础上，本领域技术人员出于修复晶格损伤的常规需求容易想到对掺杂区进行热处理。
基于上述理由，复审请求人的意见陈述不具有说服力，合议组不予支持。
基于以上事实和理由，本案合议组依法作出如下审查决定。
三、决定
维持国家知识产权局于2018年12月24日对本申请作出的驳回决定。
如对本复审请求审查决定不服，根据专利法第41条第2款的规定，复审请求人可以自收到本复审请求审查决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
