发明创造名称：具有带有比共源场效应管厚的栅极氧化物的缓冲级场效应管的静电放电保护电路
外观设计名称：
决定号：191217
决定日：2019-09-26
委内编号：1F258160
优先权日：2012-01-17
申请（专利）号：201380005884.3
申请日：2013-01-17
复审请求人：德克萨斯仪器股份有限公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：刘博
合议组组长：商纪楠
参审员：周江
国际分类号：H01L27/04，H01L29/78，H01L21/336
外观设计分类号：
法律依据：专利法第22条3款
决定要点
：如果一项权利要求的技术方案与作为最接近的现有技术的对比文件所公开的内容相比，存在区别技术特征，其中区别技术特征部分被其他篇对比文件公开，同时其余部分区别技术特征属于本领域公知常识，并且其在该其他篇对比文件中所起的作用与其在该权利要求中为解决其技术问题起到的作用相同，则将上述对比文件及本领域公知常识结合得到该权利要求请求保护的技术方案是显而易见的，该权利要求不具备创造性。
全文：
本复审请求涉及申请号为201380005884.3，名称为“具有带有比共源场效应管厚的栅极氧化物的缓冲级场效应管的静电放电保护电路”的发明专利申请（下称本申请）。申请人为德克萨斯仪器股份有限公司。本申请的申请日为2013年01月17日，优先权日为2012年01月17日，公开日为2014年09月17日。
经实质审查，国家知识产权局原审查部门于2018年04月27日发出驳回决定，以权利要求1-14不具备专利法第22条第3款规定的创造性驳回了本申请，驳回决定所依据的文本为：2014年07月17日提交的说明书第1-56段、说明书附图图1-5、说明书摘要、摘要附图；2016年11月11日提交的权利要求第1-14项。驳回决定引用了三篇对比文件，如下：
对比文件1：US2004160717A1，公开日为2004年08月19日；
对比文件2：US6097235A，公告日为2000年08月01日；
对比文件3：US2007058306A1，公开日为2007年03月15日。
驳回决定的主要理由是：独立权利要求1要求保护一种半导体集成电路的输入/输出焊垫即I/O焊垫免于静电放电即ESD事件的器件，与对比文件1公开的静电放电保护电路相比，区别特征在于：（1）第一和第二晶体管为漏极扩展MOS晶体管；（2）所述第二厚度比所述第一厚度大至少处理所述源极跟随器阈值电压所需要的量。上述区别技术特征在权利要求1的技术方案中实际解决的技术问题是：如何构成共源级，以及如何优化共源FET的栅极驱动。区别技术特征（1）属于公知常识，区别特征（2）被对比文件2或对比文件3公开，因此权利要求1请求保护的技术方案，不具备专利法第22条第3款规定的创造性。从属权利要求2-7的附加技术特征或被对比文件1、2、3已经公开，或属于公知常识，因此从属权利要求2-7也不具备专利法第22条第3款规定的创造性。基于相似的理由，权利要求8-14要求保护的技术方案不具备创造性。
驳回决定所针对的权利要求书如下：
“1. 一种用于保护半导体集成电路的输入/输出焊垫即I/O焊垫免于静电放电事件即ESD事件的器件，其包括：
连结到所述I/O焊垫的共源级，所述共源级包括适合放电ESD电流的第一漏极扩展MOS晶体管，所述第一漏极扩展MOS晶体管具有第一厚度的栅极氧化物；以及
通过触发器连结到所述I/O焊垫并连接到所述共源级的源极跟随器级，所述源极跟随器级包括具有第二厚度的栅极氧化物的第二漏极扩展MOS晶体管，其中所述第二厚度比所述第一厚度大至少处理所述源极跟随器阈值电压所需要的量。
2. 根据权利要求1所述的器件，其中所述第一厚度在从2.0nm到8.5nm的范围。
3. 根据权利要求1所述的器件，其中所述第二厚度在从4.0nm到20.0nm的范围。
4. 根据权利要求1所述的器件，其中所述触发器是RC触发器。
5. 根据权利要求1所述的器件，其中所述触发器是电压/电平触发器。
6. 根据权利要求1所述的器件，其中所述第一和第二漏极扩展MOS晶体管是nMOS晶体管。
7. 根据权利要求1所述的器件，其中所述第一和第二漏极扩展MOS晶体管是pMOS晶体管。
8. 一种用于保护半导体集成电路的输入/输出焊垫即I/O焊垫免于静电放电事件的器件，其包括：
具有第一厚度的栅极氧化物的第一漏极扩展MOS晶体管；以及
第二漏极扩展MOS晶体管，其具有至少是所述第一厚度两倍的第二厚度的栅极氧化物；
所述第一漏极扩展MOS晶体管具有连结到所述I/O焊垫的漏极，连结到接地点的源极，以及连结到所述第二漏极扩展MOS晶体管的源极并电阻地连接到接地点的栅极；以及
所述第二漏极扩展MOS晶体管具有连结到所述I/O焊垫的漏极，以及连结到电容器和电阻器的栅极，其中所述电容器连接到所述I/O焊垫，以及所述电阻器连接到接地点。
9. 根据权利要求8所述的器件，其进一步包括在接地点与连结到所述第二漏极扩展MOS晶体管源极的第一漏极扩展MOS晶体管栅极之间的第一电阻器。
10. 根据权利要求9所述的器件，其进一步包括在接地点与连结到所述电容器的第二漏极扩展MOS晶体管栅极之间的第二电阻器。
11. 根据权利要求8所述的器件，其中所述第一和第二漏极扩展MOS晶体管是nMOS晶体管。
12. 根据权利要求8所述的器件，其中所述第一和第二漏极扩展MOS晶体管是pMOS晶体管。
13. 根据权利要求8所述的器件，其中所述第一厚度在从2.0nm到8.5nm的范围。
14. 根据权利要求8所述的器件，其中所述第二厚度在从4.0nm到20.0nm的范围。”
申请人（下称复审请求人）对上述驳回决定不服，于2018年08月13日向国家知识产权局提出了复审请求，未修改申请文件。复审请求人认为：（1）对比文件1教导了和对比文件2完全不同的电路配置。对比文件1的电路依赖于RC滤波器和分压器来避免在ESD事件期间的过量栅极电压。因此，鉴于对比文件1公开的上述特征，本领域技术人员没有动机为晶体管Nm提供比晶体管NS1…NSn厚的栅极电介质。此外，虽然在对比文件2、3中已知常规晶体管的不同氧化物厚度，但是没有公开在相同ESD保护电路中具有不同氧化物厚度的漏极扩展MOS（DEMOS）晶体管。（2）本申请已经在美国和日本获得授权。
经形式审查合格，国家知识产权局于2018年08月23日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中认为，（1）虽然对比文件1的技术方案使用RC滤波器和分压器来避免在ESD事件期间的过量栅极电压，但并不妨碍对其技术方案进行优化，以进一步优化共源FET的栅极驱动。参见驳回决定，对比文件2和3均公开了具有不同厚度栅极电介质的静电保护电路，并且公开了阈值电压较大的晶体管具有较厚的栅极电介质，本领域技术人员根据对比文件2或3的教导，容易获得本申请权利要求1的技术方案。（2）本申请在日本和美国的审查过程中并未使用驳回决定使用的对比文件，而EPO的审查过程使用了与本申请基本相同的对比文件，并且EPO认为本申请的技术方案不具备创造性。因而坚持原驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。合议组经过合议于2019年02月28日向复审请求人发出复审通知书，指出：权利要求1-14均不具备专利法第22条第3款规定的创造性。针对复审请求人的意见陈述，合议组认为：（1）虽然对比文件1的技术方案使用RC滤波器和分压器来避免在ESD事件期间的过量栅极电压，但并不妨碍对其技术方案进行优化，以进一步优化共源FET的栅极驱动。参见驳回决定，对比文件2和3均公开了具有不同厚度栅极电介质的静电保护电路，并且公开了阈值电压较大的晶体管具有较厚的栅极电介质，本领域技术人员根据对比文件2或3的教导以及在ESD中使用漏极扩展MOS晶体管属于常用技术手段，容易想到本申请权利要求1的技术方案。
复审请求人于2019年06月17日提交了意见陈述书，未修改申请文件。复审请求人认为：利用漏记扩展MOS晶体管实施的ESD保护电路的层面积可以减少1/2，具有突出的实质性特点和显著进步。
在上述程序的基础上，合议组认为本案事实已经清楚，可以作出审查决定。
决定的理由
1)审查文本的认定
复审请求人在提交复审请求书和答复复审通知书时未修改申请文件，本复审决定书针对的文本与驳回决定所针对的文本相同，为：2014年07月17日提交的说明书第1-56段、说明书附图图1-5、说明书摘要、摘要附图；2016年11月11日提交的权利要求第1-14项。
2)关于专利法第22条第3款
专利法第22条第3款规定：创造性，是指与现有的技术相比，该发明具有突出的实质性特点和显著的进步。
如果一项权利要求的技术方案与作为最接近的现有技术的对比文件所公开的内容相比，存在区别技术特征，其中区别技术特征部分被其他篇对比文件公开，同时其余部分区别技术特征属于本领域公知常识，并且其在该其他篇对比文件中所起的作用与其在该权利要求中为解决其技术问题起到的作用相同，则将上述对比文件及本领域公知常识结合得到该权利要求请求保护的技术方案是显而易见的，该权利要求不具备创造性。
本复审决定引用的对比文件与驳回决定和复审通知书中所引用的对比文件相同，即：
对比文件1：US2004160717A1，公开日为2004年08月19日；
对比文件2：US6097235A，公告日为2000年08月01日；
对比文件3：US2007058306A1，公开日为2007年03月15日。
本申请权利要求1-14请求保护的技术方案不具备专利法第22条第3款规定的创造性：
1、权利要求1请求保护一种用于保护半导体集成电路的输入/输出焊垫即I/O焊垫免于静电放电即ESD事件的器件，对比文件1公开了一种静电放电保护电路，其中具体公开了以下内容（参见对比文件1的说明书第20-27段、附图2）：包括：连结到焊垫22(对应于I/O焊垫)的晶体管Ns1(对应于共源级)，所述晶体管Ns1具有第一厚度的栅极氧化物；以及通过RC触发器连结到所述焊垫22并连接到所述晶体管Ns1的晶体管Nm（对应于源极跟随器级），所述晶体管Nm具有第二厚度的栅极氧化物。可以直接地、毫无疑义地确定对比文件1的静电放电保护电路保护了半导体集成电路的焊垫22免于静电放电即ESD事件。
权利要求1的技术方案与对比文件1的区别在于：（1）第一和第二晶体管为漏极扩展MOS晶体管；（2）所述第二厚度比所述第一厚度大至少处理所述源极跟随器阈值电压所需要的量。上述区别技术特征在权利要求1中实际解决的技术问题是：如何构成共源级，以及如何优化共源FET的栅极驱动。
对于上述区别技术特征（1），使用漏极扩展MOS晶体管构成ESD是本领域惯用的技术手段，属于本领域的公知常识。
对于上述区别技术特征（2），对比文件2公开了一种静电放电保护电路，其中公开了（参见说明书第1栏50-62行，第3栏第10-54行、附图2A、3A）：N型FET 32(对应于源极跟随器级的第二漏极扩展MOS晶体管)的阈值电压较大，而NMOS 36(对应于共源级的第一漏极扩展MOS晶体管)可以在较低的阈值电压下打开，因此，NMOS 36的栅氧层较薄（对应于第二厚度的栅极氧化物），为50埃或更少，而N型FET 32的栅氧较厚（对应于第一厚度的栅极氧化物）。因此上述区别技术特征已经被对比文件2公开，并且其在对比文件2中所起的作用与其在本申请中所起的作用相同，都是用于优化共源FET的栅极驱动。
此外，对比文件3公开了一种静电放电保护电路，其中公开了（参见说明书第22-23段、附图2）：高电压的晶体管14、16(对应于源极跟随器级的第二漏极扩展MOS晶体管)具有厚的栅氧，低电压的的晶体管18、20(对应于共源级的第一漏极扩展MOS晶体管)具有较薄的栅氧层。因此上述区别技术特征同样已经被对比文件3公开，并且其在对比文件3中所起的作用与其在本申请中所起的作用相同，都是用于优化共源FET的栅极驱动。因此，本领域技术人员可以从对比文件2或3获得启示，将对比文件2或3公开的上述特征用于对比文件1以进一步解决其技术问题。
由此可知，在对比文件1的基础上结合对比文件2或3及本领域的公知常识而得出权利要求1所要求保护的技术方案对于本领域的技术人员来说是显而易见的，权利要求1不具有突出的实质性特点，不具备创造性。
2、从属权利要求2和3引用权利要求1，其附加技术特征分别对第一氧化物和第二氧化物的厚度进行了进一步的限定。对比文件3公开了厚的栅氧为30-60埃（即3-6nm），薄的栅氧为20埃或更小（即≤2nm）（参见对比文件3说明书第20、22段）。在其引用的权利要求1不具备创造性的情况下，从属权利要求2和3也不具备创造性。
3、从属权利要求4和5引用权利要求1，其附加技术特征同样被对比文件1公开（参见附图2）。在其引用的权利要求1不具备创造性的情况下，从属权利要求4和5也不具备创造性。
4、从属权利要求6和7引用权利要求1，其附加技术特征对第一和第二晶体管进行了进一步的限定。nMOS晶体管和pMOS晶体管均是本领域惯用的技术手段。在其引用的权利要求1不具备创造性的情况下，从属权利要求6和7也不具备创造性。
5、权利要求8请求保护一种用于保护半导体集成电路的输入/输出焊垫即I/O焊垫免于静电放电即ESD事件的器件，对比文件1公开了一种静电放电保护电路，其中具体公开了以下内容（参见对比文件1的说明书第20-27段、附图2）：包括：焊垫22(对应于I/O焊垫)；晶体管Ns1 (对应于第一MOS晶体管)；以及晶体管Nm（对应于第二MOS晶体管），所述晶体管Nm具有第二厚度的栅极氧化物；所述晶体管Ns1具有第一厚度的栅极氧化物；所述晶体管Ns1具有连结到所述焊垫22的漏极，连结到接地点的源极，以及连结到所述晶体管Nm的源极并电阻（R3）地连接到接地点50的栅极；所述晶体管Nm具有连结到所述焊垫22的漏极，以及连结到电容器（C1）和电阻器（R2）的栅极，其中所述电容器（C1）连接到所述焊垫22，以及所述电阻器（R2）连接到接地点(GND)。可以直接地、毫无疑义地确定对比文件1的静电放电保护电路保护了半导体集成电路的焊垫22免于静电放电即ESD事件。
权利要求8的技术方案与对比文件1的区别在于：（1）第一和第二晶体管为漏极扩展MOS晶体管；（2）具有至少是所述第一厚度两倍的第二厚度。上述区别技术特征在权利要求8中实际解决的技术问题是：如何构成共源级，以及如何优化共源FET的栅极驱动。
对于上述区别技术特征（1），使用漏极扩展MOS晶体管构成ESD是本领域惯用的技术手段，属于本领域的公知常识。
对于上述区别技术特征（2），对比文件2公开了一种静电放电保护电路，其中公开了（参见说明书第1栏50-62行，第3栏第10-54行、附图2A、3A）：N型FET 32(对应于源极跟随器级的第二漏极扩展MOS晶体管)的阈值电压较大，而NMOS 36(对应于共源级的第一漏极扩展MOS晶体管)可以在较低的阈值电压下打开，因此，NMOS 36的栅氧层较薄（对应于第二厚度的栅极氧化物），为50埃或更少，而N型FET 32的栅氧较厚（对应于第一厚度的栅极氧化物），并且其在对比文件2中所起的作用与其在本申请中所起的作用相同，都是用于优化共源FET的栅极驱动。
此外，对比文件3公开了一种静电放电保护电路，其中公开了（参见说明书第1栏50-62行，第3栏第10-54行、附图2A、3A）：高电压的晶体管14、16(对应于源极跟随器级的第二漏极扩展MOS晶体管)具有厚的栅氧，低电压的的晶体管18、20(对应于共源级的第一漏极扩展MOS晶体管)具有较薄的栅氧层。因此上述区别技术特征同样已经被对比文件3公开，并且其在对比文件3中所起的作用与其在本申请中所起的作用相同，都是用于优化共源FET的栅极驱动。因此，本领域技术人员可以从对比文件2或3获得启示，将对比文件2或3公开的上述特征用于对比文件1，而选择第二厚度是第一厚度的两倍是本领域技术人员根据需要的常规选择。
由此可知，在对比文件1的基础上结合对比文件2或3及本领域的公知常识而得出权利要求8所要求保护的技术方案对于本领域的技术人员来说是显而易见的，权利要求8不具有突出的实质性特点，不具备创造性。
6、从属权利要求9引用权利要求8，从属权利要求10引用权利要求9。对比文件1同样公开了（参见附图1）：在接地点(50)与连结到所述晶体管Nm源极的晶体管Ns1栅极之间的电阻器（R3）(对应于第一电阻器)；在接地点(GND)与连结到所述电容器（C1）的晶体管Nm栅极之间的电阻器（R2）(对应于第二电阻器)。在其引用的权利要求不具备创造性的情况下，从属权利要求9和10也不具备创造性。
7、从属权利要求11-14的附加技术特征分别对应于从属权利要求6、7、2、3的附加技术特征，参考对上述权利要求2-3、6-7的评述，在其引用的权利要求8不具备创造性的情况下，从属权利要求11-14也不具备创造性。
3)对复审请求人相关意见的评述
针对复审请求人2019年06月17日提交的意见陈述，合议组认为：使用漏极扩展MOS晶体管构成ESD属于本领域常用的技术手段。权利要求中仅限定了使用漏极扩展MOS晶体管，未限定上述晶体管的具体尺寸，并没有体现出将ESD保护电路的层面积减少超过1/2的技术效果。本领域技术人员使用漏极扩展MOS晶体管构成ESD时并不一定将ESD保护电路的层面积减少超过1/2，也在权利要求所限定保护范围之内，这时的技术方案并不能达到复审请求人所声称的意料不到的技术效果。
综上所述，合议组对复审请求人的意见不予支持。
基于上述理由，合议组作出如下决定。
三、决定
维持国家知识产权局于2018年04月27日对本申请作出的驳回决定。
如对本复审请求审查决定不服，根据专利法第41条第2款的规定，复审请求人可以自收到本决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
