发明创造名称：用于存储器单元上的选择性字线升压的设备
外观设计名称：
决定号：192162
决定日：2019-09-23
委内编号：1F237184
优先权日：2011-09-12，2012-09-11
申请（专利）号：201280043879.7
申请日：2012-09-12
复审请求人：高通股份有限公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：王晶
合议组组长：张乾桢
参审员：武晓冬
国际分类号：G11C11/412,G11C11/418,G11C11/419,G11C8/16,G11C8/08
外观设计分类号：
法律依据：专利法第22条第3款
决定要点
：如果一项权利要求请求保护的技术方案相对于作为最接近的现有技术的对比文件而言存在区别技术特征，但该区别技术特征属于本领域的公知常识，则该项权利要求请求保护的技术方案相对于该对比文件和本领域公知常识的结合不具备创造性。
全文：
本复审请求涉及申请号为201280043879.7，名称为“用于存储器单元上的选择性字线升压的设备”的PCT发明专利申请（下称本申请）。本申请的申请人为高通股份有限公司，申请日为2012年09月12日，优先权日为2011年09月12日和2012年09月11日，进入中国国家阶段日为2014年03月10日，公开日为2014年05月14日 。
经实质审查，国家知识产权局实质审查部门于2017年07月27日发出驳回决定，驳回了本申请，其理由是：权利要求1-37不具备创造性，不符合专利法第22条第3款的规定。驳回决定所依据的文本为：依据专利合作条约第28条或者第41条提交的权利要求第1-37项、说明书第1-11页；2014年03月10日进入中国国家阶段时提交的国际申请文件中文译文的说明书附图第1-6页、说明书摘要、摘要附图。驳回决定引用如下对比文件：
对比文件1：CN101149965A，公开日为2008年03月26日。
驳回决定的理由具体为：（1）权利要求1相对于对比文件1的区别特征在于：施加所述瞬态升压是在字线转变之后。而该区别特征属于本领域常用技术手段。因此，权利要求1不具备创造性。（2）权利要求2-11的附加技术特征被对比文件1公开或属于本领域常用技术手段，因此也不具备创造性。（3）权利要求12相对于对比文件1的区别特征在于：将触发信号提供到储库阵列以触发储库阵列选择。该区别特征属于本领域常用技术手段。因此，权利要求12不具备创造性。（4）权利要求13-23的附加技术特征被对比文件1公开或属于本领域常用技术手段，因此也不具备创造性。（5）权利要求24相对于对比文件1的区别特征在于：将触发信号提供到储库阵列以触发储库阵列选择。该区别特征属于本领域常用技术手段。因此，权利要求24不具备创造性。（6）权利要求25-36的附加技术特征被对比文件1公开或属于本领域常用技术手段，因此也不具备创造性。（7）权利要求37要求保护一种多端口静态随机存取存储器SRAM阵列，其对应于权利要求24中用于多端口SRAM阵列上的选择性字线升压的方法。基于对权利要求24的评述可知，权利要求37不具备创造性。
驳回决定所针对的权利要求书的内容如下：
“1. 一种多端口静态随机存取存储器SRAM阵列，其包括：
控制逻辑电路，其用以接收瞬态升压；以及
本地字线驱动器，其用以在字线转变之后施加所述瞬态升压，以增加字线电压的选定部分，其中在所述本地字线驱动器处施加所述瞬态升压，其中使用常见时钟信号在写入或读取循环基础上控制瞬态升压产生。
2. 根据权利要求1所述的多端口SRAM阵列，其中所述控制逻辑电路包括：
用于所述SRAM阵列的每一列的电压产生电路，所述电压产生电路经配置以在字线转变之后断言瞬态升压。
3. 根据权利要求1所述的多端口SRAM阵列，其中所述控制逻辑电路包括：
用于所述SRAM阵列的每一列内的每一本地字线驱动器的电压产生电路，所述电压产生电路经配置以在字线转变之后断言瞬态升压。
4. 根据权利要求3所述的多端口SRAM阵列，其中所述电压产生电路包括：
多个门电介质耦合电容器；
充电区段，其串联连接所述多个门电介质耦合电容器，其中所述充电区段经配置以接收至少一个升压控制信号，且其中所述充电区段经配置以在为读取和写入操作指定的范围内调整升压电平。
5. 根据权利要求1所述的多端口SRAM阵列，其进一步包括升压电路，所述升压电路经配置以在阵列级产生所述瞬态升压，且进一步经配置以将所述瞬态升压分布到所述本地字线驱动器。
6. 根据权利要求5所述的多端口SRAM阵列，其中所述升压电路为电力多路复用器MUX。
7. 根据权利要求5所述的多端口SRAM阵列，其中所述瞬态升压包括经配置以分布到所述本地字线驱动器的至少两个输出电压。
8. 根据权利要求5所述的多端口SRAM阵列，其中当不在存取储库阵列时，停用瞬态电压升高产生。
9. 根据权利要求5所述的多端口SRAM阵列，其中所述升压电路进一步包括第一多路复用电路，其经配置以选择储库阵列来启用以用于升压产生。
10. 根据权利要求9所述的多端口SRAM阵列，其中所述升压电路进一步包括第二多路复用电路，其经配置以确定是否产生所述瞬态升压。
11. 根据权利要求10所述的多端口SRAM阵列，其中所述第二多路复用电路操作地连接到所述第一多路复用电路，且其中所述第一多路复用电路的输入包含储库选择信号以及经反相的字节启用信号。
12. 一种用于多端口静态随机存取存储器SRAM阵列上的选择性字线升压的方法，其包括：
接收用以触发升压定时操作的时钟信号；
产生选定瞬态升压；
使用常见时钟信号在写入或读取循环基础上控制所述选定瞬态升压的所述产生；
将触发信号提供到储库阵列以触发储库阵列选择；以及
将所述选定瞬态升压分布到所述选定储库阵列。
13. 根据权利要求12所述的方法，其进一步包括：
在控制逻辑电路处接收所述瞬态升压；以及
在字线转变之后施加所述瞬态升压，以增加本地字线电压驱动器所供应的字线电压的选定部分。
14. 根据权利要求12所述的方法，其进一步包括在字线转变之后，为所述SRAM阵列的每一列断言瞬态升压。
15. 根据权利要求13所述的方法，其进一步包括配置电压产生电路以为所述SRAM阵列的每一列内的每一本地字线电压驱动器断言所述瞬态升压。
16. 根据权利要求15所述的方法，其中配置所述电压产生电路进一步包括：
串联耦合多个门电介质电容器；以及
提供充电区段，其经配置以接收至少一个升压控制信号，且进一步经配置以在为读取和写入操作指定的范围内调整升压电平。
17. 根据权利要求13所述的方法，其进一步包括配置升压电路以在阵列级产生所述瞬态升压，且进一步配置所述升压电路以将所述瞬态升压分布到所述本地字线电压驱动器。
18. 根据权利要求12所述的方法，其进一步包括在本地字线驱动器处施加所述选定瞬态升压。
19. 根据权利要求18所述的方法，其进一步包括产生经配置以分布给所述本地字线驱动器的至少两个输出电压。
20. 根据权利要求18所述的方法，其进一步包括当不在存取储库阵列时停用瞬态电压升高产生。
21. 根据权利要求18所述的方法，其进一步包括提供经配置以选择储库阵列来启用以用于升压产生的第一多路复用电路。
22. 根据权利要求21所述的方法，其进一步包括提供经配置以确定是否产生所述瞬态升压的第二多路复用电路。
23. 根据权利要求22所述的方法，其进一步包括操作地连接所述第一和所述第二多路复用电路，以及使所述第一多路复用电路的输入包含储库选择信号和经反相的字节启用信号。
24. 一种用于多端口SRAM阵列上的选择性字线升压的方法，其包括：
接收用以触发升压定时操作的时钟信号；
产生选定瞬态升压；
使用常见时钟信号在写入或读取循环基础上控制所述瞬态升压的所述产生；
将触发信号提供到储库阵列以触发储库阵列选择；以及
将所述选定瞬态升压分布给本地选定字线驱动器。
25. 一种多端口静态随机存取存储器SRAM阵列，其包括：
用于接收用以触发升压定时操作的时钟信号的装置；
用于产生选定瞬态升压的装置；
用于使用常见时钟信号在写入或读取循环基础上控制所述瞬态升压的所述产生的装置；
用于将触发信号提供到储库阵列以触发储库阵列选择的装置；以及
用于将所述选定瞬态升压分布到所述选定储库阵列的装置。
26. 根据权利要求25所述的多端口SRAM阵列，其进一步包括：
用于在控制逻辑电路处接收所述瞬态升压的装置；以及
用于在字线转变之后施加所述瞬态升压以增加本地字线电压驱动器所供应的字线电压的选定部分的装置。
27. 根据权利要求25所述的多端口SRAM阵列，其进一步包括：用于在字线转变之后为所述SRAM存储器阵列的每一列断言瞬态升压的装置。
28. 根据权利要求26所述的多端口SRAM阵列，其进一步包括：配置电压产生电路以为所述SRAM阵列的每一列内的每一本地字线电压驱动器断言所述瞬态升压。
29. 根据权利要求28所述的多端口SRAM阵列，其进一步包括：
用于串联耦合多个门电介质电容器的装置；以及
用于提供充电区段的装置，所述充电区段经配置以接收至少一个升压控制信号，且进一步经配置以在为读取和写入操作指定的范围内调整升压电平。
30. 根据权利要求25所述的多端口SRAM阵列，其进一步包括用于配置升压电路以在阵列级产生所述瞬态升压且进一步配置所述升压电路以将所述瞬态升压分布到本地字线电压驱动器的装置。
31. 根据权利要求25所述的多端口SRAM阵列，其进一步包括用于在本地字线电压驱动器处施加所述选定瞬态升压的装置。
32. 根据权利要求31所述的多端口SRAM阵列，其进一步包括用于产生经配置以分布到所述本地字线驱动器的至少两个输出电压的装置。
33. 根据权利要求31所述的多端口SRAM阵列，其进一步包括用于在不在存取储库阵列时停用瞬态电压升高产生的装置。
34. 根据权利要求31所述的多端口SRAM阵列，其进一步包括用于提供经配置以选择储库阵列来启用以用于升压产生的第一多路复用电路的装置。
35. 根据权利要求34所述的多端口SRAM阵列，其进一步包括用于提供经配置以确定是否产生所述瞬态升压的第二多路复用电路的装置。
36. 根据权利要求35所述的多端口SRAM阵列，其进一步包括用于操作地连接所述第一和所述第二多路复用电路且使所述第一多路复用电路的输入包含储库选择信号和经反相的字节启用信号的装置。
37. 一种多端口静态随机存取存储器SRAM阵列，其包括：
用于接收用以触发升压定时操作的时钟信号的装置；
用于产生选定瞬态升压的装置；
用于使用常见时钟信号在写入或读取循环基础上控制所述瞬态升压的所述产生的装置；
用于将触发信号提供到储库阵列以触发储库阵列选择的装置；以及
用于将所述选定瞬态升压分布给本地选定字线驱动器的装置。”
申请人（下称复审请求人）对上述驳回决定不服，于2017年11月10日向国家知识产权局提出了复审请求，并提交了权利要求书的全文修改替换页，依据说明书对独立权利要求1、12、24、25、37进行了修改。
复审请求人认为：本申请中升压由boost-clk信号240产生。boost-clk信号240仅在存在读取或写入操作的循环中触发。而存储器操作是稀少的，且因此产生升压时耗散较少的电力，从而实现了优于现有技术方案的增强，在现有技术方案中不在循环基础上控制升压，且BVG电路在所有时间均保持活动。因此，本申请权利要求具有创造性。
复审请求人提出复审请求时新修改的权利要求1、12、24、25、37的内容如下：
“1. 一种多端口静态随机存取存储器SRAM阵列，其包括：
控制逻辑电路，其用以接收瞬态升压；以及
本地字线驱动器，其用以在字线转变之后施加所述瞬态升压，以增加字线电压的选定部分，其中在所述本地字线驱动器处施加所述瞬态升压，其中在写入或读取循环期间使用常见时钟信号控制瞬态升压产生，并在所述写入或读取循环期间之外停用所述瞬态升压产生。”
“12. 一种用于多端口静态随机存取存储器SRAM阵列上的选择性字线升压的方法，其包括：
接收用以触发升压定时操作的时钟信号；
产生选定瞬态升压；
在写入或读取循环期间使用常见时钟信号控制所述选定瞬态升压的所述产生，并在所述写入或读取循环期间之外停用所述选定瞬态升压的所述产生；
将触发信号提供到储库阵列以触发储库阵列选择；以及
将所述选定瞬态升压分布到所述选定储库阵列。”
“24. 一种用于多端口SRAM阵列上的选择性字线升压的方法，其包括：
接收用以触发升压定时操作的时钟信号；
产生选定瞬态升压；
在写入或读取循环期间使用常见时钟信号控制所述瞬态升压的所述产生，并在所述写入或读取循环期间之外停用所述瞬态升压的所述产生；
将触发信号提供到储库阵列以触发储库阵列选择；以及
将所述选定瞬态升压分布给本地选定字线驱动器。”
“25. 一种多端口静态随机存取存储器SRAM阵列，其包括：
用于接收用以触发升压定时操作的时钟信号的装置；
用于产生选定瞬态升压的装置；
用于在写入或读取循环期间使用常见时钟信号控制所述瞬态升压的所述产生并在所述写入或读取循环期间之外停用所述瞬态升压的所述产生的装置；
用于将触发信号提供到储库阵列以触发储库阵列选择的装置；以及
用于将所述选定瞬态升压分布到所述选定储库阵列的装置。”
“37. 一种多端口静态随机存取存储器SRAM阵列，其包括：
用于接收用以触发升压定时操作的时钟信号的装置；
用于产生选定瞬态升压的装置；
用于在写入或读取循环期间使用常见时钟信号控制所述瞬态升压的所述产生并在所述写入或读取循环期间之外停用所述瞬态升压的所述产生的装置；
用于将触发信号提供到储库阵列以触发储库阵列选择的装置；以及
用于将所述选定瞬态升压分布给本地选定字线驱动器的装置。”
经形式审查合格，国家知识产权局于2017年12月01日依法受理了该复审请求，并将其转送至实质审查部门进行前置审查。
实质审查部门在前置审查意见书中坚持驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。
合议组于2019年04月12日向复审请求人发出复审通知书，指出：权利要求1-37不具备创造性，不符合专利法第22条第3款的规定。复审通知书所引用的对比文件为驳回决定中引用的对比文件1。针对复审请求人在提出复审请求时所陈述的意见，合议组认为，对比文件1明确公开了在待机模式期间，当没有激活字线WL时，在输入12处的时钟输入信号clk处于逻辑高电平。这将电荷存储元件50连接到正供电电压Vdd。因此电荷存储元件50在该第一时间间隔中充电到Vdd电平（字线转变之外停用所述瞬态升压产生）。与应激活字线WL同时或在此之前一段时间，输入12处的输入信号clk切换到逻辑低电平。因此，由于已充电的电荷存储元件50，输出端口14处的电压升高了Vdd，当形式为电容器的预充电电荷存储50的底部引脚连接到Vdd电平时，导致几乎为2Vdd的绝对电压电平。可见，对比文件1公开了基于激活字线的循环期来使用或者停用瞬态升压产生。
针对复审通知书，复审请求人于2019年05月10日提交了意见陈述书，并提交了权利要求书全文修改替换页，其中，在复审通知书所针对的审查文本的基础上，依据原从属权利要求2、14、27附加技术特征以及说明书中的内容对独立权利要求1、12、24、25、37，以及原从属权利要求3、15、18、28、31进行了修改，删除原从属权利要求2、14、27，并适应性修改权利要求的编号和引用关系，得到修改后的权利要求1-34。复审请求人认为：对比文件1中，具有几乎2Vdd的绝对电压电平的瞬态升压是在字线WL被激活的“同时”或“在此之前”一段时间便已得到的，这与权利要求1的技术方案是相反的。修改后的权利要求1的技术方案通过在字线转变之后再断言升压，能够有效避免为初始字线转变提供电荷，其优点是在确保稳妥地完成写入操作的前提下，还能够降低电力消耗并减少电路开梢，使得电路能够仅在必要时产生电压升高。
复审请求人答复复审通知书时提交的权利要求1、2、11、13、16、22、23、25、28、34的内容如下：
“1. 一种多端口静态随机存取存储器SRAM阵列，其包括：
控制逻辑电路，其用以接收瞬态升压，其中所述控制逻辑电路包括用于所述SRAM阵列的每一列的电压产生电路，所述电压产生电路经配置以在字线转变之后产生瞬态升压；以及
本地字线驱动器，其用以在字线转变之后施加所述瞬态升压，以增加字线电压的选定部分，其中在所述本地字线驱动器处施加所述瞬态升压，其中在写入或读取循环期间使用常见时钟信号控制瞬态升压产生，并在所述写入或读取循环期间之外停用所述瞬态升压产生。
2. 根据权利要求1所述的多端口SRAM阵列，其中所述控制逻辑电路包括：
用于所述SRAM阵列的每一列内的每一本地字线驱动器的电压产生电路，所述电压产生电路经配置以在字线转变之后产生瞬态升压。”
“11. 一种用于多端口静态随机存取存储器SRAM阵列上的选择性字线升压的方法，其包括：
接收用以触发升压定时操作的时钟信号；
在字线转变之后，为所述SRAM阵列的每一列产生选定的瞬态升压；
在写入或读取循环期间使用常见时钟信号控制选定的所述瞬态升压的所述产生，并在所述写入或读取循环期间之外停用选定的所述瞬态升压的所述产生；
将触发信号提供到储库阵列以触发储库阵列选择；以及
将选定的所述瞬态升压分布到所述选定储库阵列。”
“13. 根据权利要求12所述的方法，其进一步包括配置电压产生电路以为所述SRAM阵列的每一列内的每一本地字线电压驱动器产生所述瞬态升压。”
“16. 根据权利要求11所述的方法，其进一步包括在本地字线驱动器处施加选定的所述瞬态升压。”
“22. 一种用于多端口SRAM阵列上的选择性字线升压的方法，其包括：
接收用以触发升压定时操作的时钟信号；
在字线转变之后，为所述SRAM阵列的每一列产生选定的瞬态升压；
在写入或读取循环期间使用常见时钟信号控制所述瞬态升压的所述产生，并在所述写入或读取循环期间之外停用所述瞬态升压的所述产生；
将触发信号提供到储库阵列以触发储库阵列选择；以及
将选定的所述瞬态升压分布给本地选定字线驱动器。
23. 一种多端口静态随机存取存储器SRAM阵列，其包括：
用于接收用以触发升压定时操作的时钟信号的装置；
用于在字线转变之后，为所述SRAM阵列的每一列产生选定的瞬态升压的装置；
用于在写入或读取循环期间使用常见时钟信号控制所述瞬态升压的所述产生并在所述写入或读取循环期间之外停用所述瞬态升压的所述产生的装置；
用于将触发信号提供到储库阵列以触发储库阵列选择的装置；以及
用于将选定的所述瞬态升压分布到所述选定储库阵列的装置。”
“25. 根据权利要求24所述的多端口SRAM阵列，其进一步包括：配置电压产生电路以为所述SRAM阵列的每一列内的每一本地字线电压驱动器产生所述瞬态升压。”
“28. 根据权利要求23所述的多端口SRAM阵列，其进一步包括用于在本地字线电压驱动器处施加选定的所述瞬态升压的装置。”
“34. 一种多端口静态随机存取存储器SRAM阵列，其包括：
用于接收用以触发升压定时操作的时钟信号的装置；
用于在字线转变之后，为所述SRAM阵列的每一列产生选定的瞬态升压的装置；
用于在写入或读取循环期间使用常见时钟信号控制所述瞬态升压的所述产生并在所述写入或读取循环期间之外停用所述瞬态升压的所述产生的装置；
用于将触发信号提供到储库阵列以触发储库阵列选择的装置；以及
用于将选定的所述瞬态升压分布给本地选定字线驱动器的装置。”
在上述程序的基础上，合议组认为本案事实已经清楚，可以依法作出审查决定。
二、决定的理由
1、审查文本的认定
复审请求人于2019年05月10日答复复审通知书时提交了权利要求书全文修改替换页。经审查，所作修改符合专利法实施细则第61条第1款和专利法第33条的规定。本复审请求审查决定所依据的审查文本为：2019年05月10日提交的权利要求第1-34项；依据专利合作条约第28条或者第41条提交的说明书第1-11页；2014年03月10日进入中国国家阶段时提交的国际申请文件中文译文的说明书附图第1-6页、说明书摘要、摘要附图。
2、关于专利法第22条第3款
专利法第22条第3款规定：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。
如果一项权利要求请求保护的技术方案相对于作为最接近的现有技术的对比文件而言存在区别技术特征，但该区别技术特征属于本领域公知常识，则该项权利要求请求保护的技术方案相对于该对比文件和本领域公知常识的结合不具备创造性。
本复审请求审查决定所引用的对比文件与驳回决定和复审通知书所引用的对比文件相同，即：
对比文件1：CN1O1149965A，公开日为2008年03月26日。
权利要求1-34不具备创造性，不符合专利法第22条第3款的规定。
权利要求1请求保护一种多端口静态随机存取存储器SRAM阵列。对比文件1公开了一种字线增强电路及其操作方法和具有该电路的存储器阵列，尤其是关于SRAM阵列，并具体公开了以下特征(参见说明书第7页第1段-第8页第4段，第10页第6段，附图1-3)：字线增强电路10包括用于改变生成增强电压的电荷存储元件50的电压电平的驱动元件20。在输出端口14，增强电压Vb可用于存储器器件的至少一个字线驱动器电路100（包含字线增强电路10并用于提供增强电压Vb的模块相当于控制逻辑电路）。在待机模式期间，当没有激活字线WL时，在输入12处的时钟输入信号clk（相当于常见时钟信号）处于逻辑高电平。连接到电荷存储元件50的电平移动器20的输出26因此处于逻辑低电平。反馈元件30的输出36也处于逻辑低电平，导致将接通充电元件40，这将电荷存储元件50连接到正供电电压Vdd。因此电荷存储元件50在该第一时间间隔中充电到Vdd电平。在该预充电阶段，使用驱动元件20和充电元件40将电荷存储元件50充电到Vdd电平（相当于字线转变之外停用所述瞬态升压产生）。与应激活字线WL同时或在此之前一段时间（相当于字线转变之后），输入12处的输入信号clk切换到逻辑低电平（相当于使用常见时钟信号控制瞬态升压产生）。因此，反馈元件30的输出36现在使用高电压驱动充电元件40的栅极，这实际上将其断开。驱动元件20的输出26同样切换到Vdd电平。由于已充电的电荷存储元件50，输出端口14处的电压升高了Vdd，当形式为电容器的预充电电荷存储50的底部引脚连接到Vdd电平时，导致几乎为2Vdd的绝对电压电平（相当于在字线转变之后施加所述瞬态升压）。通过字线驱动器电路100（相当于本地字线驱动器）的输入102将字线输入信号Wlin馈给两个电串联的反相器106和108，并且将字线WL连接到输出104。字线增强电路10连接到字线驱动器电路100的第二反相器108。将输出14处的增强输出电压Vb馈给字线驱动器电路100(相当于其中在所述本地字线驱动器处施加所述瞬态升压)，其最终将在更高的电压电平处驱动选定的字线（相当于施加所述瞬态升压，以增加字线电压的选定部分）。图1示出了连接到存储器阵列的字线WL的单个字线驱动器电路100的优选字线增强电路10。在垂直方向206，存储器单元按列布置。在子阵列110的一侧202布置了字线驱动器100，其中通常将一个字线驱动器电路100分配到一个字线。
权利要求1与对比文件1相比，区别特征在于：基于写入或读取循环期来使用或者停用瞬态升压产生；针对多端口存储器阵列；所述控制逻辑电路包括用于所述SRAM阵列的每一列的电压产生电路；对比文件1中基于激活字线的循环期来使用或者停用瞬态升压产生。基于上述区别可以确定，该权利要求实际解决的技术问题为：何时升高电压以保证读写结果的正确性，如何确定升压范围。然而，在存储器领域，激活字线的循环期通常和写入或读取循环期相对应，在对比文件1的基础上，本领域技术人员容易想到基于写入或读取循环期来进行类似的控制，这是本领域常用技术手段。端口存储器阵列为常见的存储器阵列。对比文件1在已经公开了用于SRAM每一个本地字线驱动器的电压产生电路，而对于按照列布置的存储器，将电压产生电路用于每一列，是本领域常用技术手段。因此，由此可知，在对比文件1的基础上结合本领域常用技术手段从而得到权利要求1所请求保护的技术方案，对于本领域的技术人员来说是显而易见的。因此，权利要求1不具有突出的实质性特点，因而不具备专利法第22条第3款规定的创造性。
权利要求2是权利要求1的从属权利要求，然而，对比文件1还公开了（参见说明书第6页倒数第1段一第7页第4段，第9页第4段，附图1）：图1示出了连接到存储器阵列的字线WL的单个字线驱动器电路100的优选字线增强电路10。在垂直方向206，存储器单元按列布置。在子阵列110的一侧202布置了字线驱动器100，其中通常将一个字线驱动器电路100分配到一个字线。因此，在其引用的权利要求不具备创造性的情况下，权利要求2也不具备专利法第22条第3款规定的创造性。
权利要求3是权利要求2的从属权利要求，然而，对比文件1还公开了（参见说明书第7页第4段－第7页第6段，附图1－3）：字线增强电路10可以分为第一子电路10a，其优选地包括驱动元件20、反馈元件30和充电元件40，以及第二子电路10b，其优选地包括电荷存储元件50。电荷存储元件50优选地包括电容器元件。电容器元件可以包括一个或多个电容器，取决于所需的增强电压和/或电流（相当于多个门电介质耦合电容器）。结合附图1－3可知，驱动元件20、反馈元件30和充电元件40（相当于充电区段），其串联连接电荷存储元件。输入12处的输入信号clk切换到逻辑低电平（相当于所述充电区段经配置以接收至少一个升压控制信号）。因此，反馈元件30的输出36现在使用高电压驱动充电元件40的栅极，这实际上将其断开。驱动元件20的输出26同样切换到Vdd电平。由于已充电的电荷存储元件50，输出端口14处的电压升高了Vdd，当形式为电容器的预充电电荷存储50的底部引脚连接到Vdd电平时，导致几乎为2Vdd的绝对电压电平（相当于所述充电区段经配置以调整升压电平）。对比文件1已经公开了设置所需的增强电压，在对比文件1的基础上本领域技术人员容易想到通过配置为读取和写入操作指定的范围内进行升压电平的调整以达到所需的增强电压，这是本领域常用技术手段。因此，在其引用的权利要求不具备创造性的情况下，权利要求3也不具备专利法第22条第3款规定的创造性。
权利要求4-8直接或间接地引用了权利要求1。然而，为进一步降低功耗和减少冗余元件，多个SRAM阵列的本地字线驱动器共用一个升压电路并随后进行升压的分布以进行选定部分的驱动，是本领域技术人员容易想到的。在此基础上，多路复用器MUX作为本领域常用的选择元件，用以选择所需支路，以及在非工作状态停用供电单元以节约功耗均是本领域常用技术手段。因此，在其引用的权利要求不具备创造性的情况下，权利要求4-8也不具备专利法第22条第3款规定的创造性。
权利要求9-10直接或间接地引用了权利要求1。然而，采用多路复用器MUX作为选择元件是本领域常用技术手段，且对于用户而言，根据实际设计需求选择是否需要启用增强电压或电源电压，并针对具体电路及控制信号进行适应性调整是容易想到的，是本领域常用技术手段。因此，在其引用的权利要求不具备创造性的情况下，权利要求9-10也不具备专利法第22条第3款规定的创造性。
权利要求11要求保护一种用于多端口静态随机存取存储器SRAM阵列上的选择性字线升压的方法。对比文件1公开了一种字线增强电路及其操作方法和具有该电路的存储器阵列，尤其是关于SRAM阵列，并具体公开了以下特征(参见说明书第7页第1段－第8页第4段，第10页第6段，附图1－3)：字线增强电路10包括用于改变生成增强电压的电荷存储元件50的电压电平的驱动元件20。在输出端口14，增强电压Vb可用于存储器器件的至少一个字线驱动器电路100。在待机模式期间，当没有激活字线WL时，在输入12处的时钟输入信号clk处于逻辑高电平。连接到电荷存储元件50的电平移动器20的输出26因此处于逻辑低电平。反馈元件30的输出36也处于逻辑低电平，导致将接通充电元件40，这将电荷存储元件50连接到正供电电压Vdd。因此电荷存储元件50在该第一时间间隔中充电到Vdd电平。在该预充电阶段，使用驱动元件20和充电元件40将电荷存储元件50充电到Vdd电平（相当于字线转变之外停用所述瞬态升压产生）。与应激活字线WL同时或在此之前一段时间，输入12处的输入信号clk切换到逻辑低电平（相当于接收用以触发升压定时操作的时钟信号）。因此，反馈元件30的输出36现在使用高电压驱动充电元件40的栅极，这实际上将其断开。驱动元件20的输出26同样切换到Vdd电平。由于已充电的电荷存储元件50，输出端口14处的电压升高了Vdd，当形式为电容器的预充电电荷存储50的底部引脚连接到Vdd电平时，导致几乎为2Vdd的绝对电压电平（相当于使用常见时钟信号控制选定的所述瞬态升压的所述产生）。通过字线驱动器电路100的输入102将字线输入信号Wlin馈给两个电串联的反相器106和108，并且将字线WL连接到输出104。字线增强电路10连接到字线驱动器电路100的第二反相器108。将输出14处的增强输出电压Vb馈给字线驱动器电路100，其最终将在更高的电压电平处驱动选定的字线。图1示出了连接到存储器阵列的字线WL的单个字线驱动器电路100的优选字线增强电路10。在垂直方向206，存储器单元按列布置。在子阵列110的一侧202布置了字线驱动器100，其中通常将一个字线驱动器电路100分配到一个字线。
权利要求11与对比文件1相比，区别特征在于：基于写入或读取循环期来使用或者停用瞬态升压产生；针对多端口存储器阵列；将触发信号提供到储库阵列以触发储库阵列选择；将选定的所述瞬态升压分布到所述选定储库阵；针对所述SRAM阵列的每一列产生升压。基于上述区别可以确定，本申请实际解决的技术问题为：何时升高电压以保证读写结果的正确性以及如何降低SRAM的功耗，如何确定升压范围。然而，在存储器领域，激活字线的循环期通常和写入或读取循环期相对应，在对比文件1的基础上，本领域技术人员容易想到基于写入或读取循环期来进行类似的控制，这是本领域常用技术手段。端口存储器阵列为常见的存储器阵列。而为了进一步降低功耗和减少冗余元件，共用升压电路并随后进行升压的分布以进行选定部分的驱动，是本领域技术人员容易想到的，属于本领域常用技术手段。对比文件1在已经公开了用于SRAM每一个本地字线驱动器的电压产生电路，而对于按照列布置的存储器，将电压产生电路用于每一列，是本领域常用技术手段。由此可知，在对比文件1的基础上结合本领域的常用技术手段从而得到权利要求11所要求保护的技术方案，对于本领域的技术人员来说是显而易见的。因此，权利要求11不具有突出的实质性特点，因而不具备专利法第22条第3款规定的创造性。
权利要求12是权利要求11的从属权利要求，然而，对比文件1还公开了（参见说明书第7页第1段，第8页第2段）：字线增强电路10包括用于改变生成增强电压的电荷存储元件50的电压电平的驱动元件20。在输出端口14，增强电压Vb可用于存储器器件的至少一个字线驱动器电路100（包含字线增强电路10并用于提供增强电压Vb的模块相当于控制逻辑电路）。与应激活字线WL同时或在此之前一段时间（相当于字线转变之后），输入12处的输入信号clk切换到逻辑低电平。因此，反馈元件30的输出36现在使用高电压驱动充电元件40的栅极，这实际上将其断开。驱动元件20的输出26同样切换到Vdd电平。由于已充电的电荷存储元件50，输出端口14处的电压升高了Vdd，当形式为电容器的预充电电荷存储50的底部引脚连接到Vdd电平时，导致几乎为2Vdd的绝对电压电平（相当于在字线转变之后施加所述瞬态升压，以增加本地字线电压驱动器所供应的字线电压的选定部分）。因此，在其引用的权利要求不具备创造性的情况下，权利要求12也不具备专利法第22条第3款规定的创造性。
权利要求13是权利要求12的从属权利要求，而对比文件1还公开了（参见说明书第6页倒数第1段－第7页第4段，第9页第4段，附图1）：图1示出了连接到存储器阵列的字线WL的单个字线驱动器电路100的优选字线增强电路10。在垂直方向206，存储器单元按列布置。在子阵列110的一侧202布置了字线驱动器100，其中通常将一个字线驱动器电路100分配到一个字线。因此，在其引用的权利要求不具备创造性的情况下，权利要求13也不具备专利法第22条第3款规定的创造性。
权利要求14是权利要求13的从属权利要求，然而，对比文件1还公开了（参见说明书第7页第4段－第7页第6段，附图1－3）：字线增强电路10可以分为第一子电路10a，其优选地包括驱动元件20、反馈元件30和充电元件40，以及第二子电路10b，其优选地包括电荷存储元件50。电荷存储元件50优选地包括电容器元件。电容器元件可以包括一个或多个电容器，取决于所需的增强电压和/或电流。结合附图1－3可知，驱动元件20、反馈元件30和充电元件40（相当于充电区段），其串联连接电荷存储元件（相当于串联耦合多个门电介质电容器）。输入12处的输入信号clk切换到逻辑低电平（相当于提供充电区段，其经配置以接收至少一个升压控制信号）。因此，反馈元件30的输出36现在使用高电压驱动充电元件40的栅极，这实际上将其断开。驱动元件20的输出26同样切换到Vdd电平。由于已充电的电荷存储元件50，输出端口14处的电压升高了Vdd，当形式为电容器的预充电电荷存储50的底部引脚连接到Vdd电平时，导致几乎为2Vdd的绝对电压电平（相当于且其中所述充电区段经配置以调整升压电平）。对比文件1已经公开了设置所需的增强电压，在对比文件1的基础上本领域技术人员容易想到通过配置为读取和写入操作指定的范围内进行升压电平的调整以达到所需的增强电压，这是本领域常用技术手段。因此，在其引用的权利要求不具备创造性的情况下，权利要求14也不具备专利法第22条第3款规定的创造性。
权利要求15-19直接或间接地引用了权利要求11，然而，对比文件1还公开了（参见说明书第8页第4段）将输出14处的增强输出电压Vb馈给字线驱动器电路100，其最终将在更高的电压电平处驱动选定的字线。为进一步降低功耗和减少冗余元件，多个SRAM阵列的本地字线驱动器共用一个升压电路，是本领域技术人员容易想到的。在此基础上，多路复用电路作为本领域常用的选择电路，用以选择所需支路，以及在非工作状态停用供电单元以节约功耗均是本领域常用技术手段。因此，在其引用的权利要求不具备创造性的情况下，权利要求15-19也不具备专利法第22条第3款规定的创造性。
权利要求20-21直接或间接地引用了权利要求19。然而，采用多路复用器MUX作为选择元件是本领域常用技术手段，且对于用户而言，根据实际设计需求选择是否需要启用增强电压或电源电压，并针对具体电路及控制信号进行适应性调整是容易想到的，属于本领域常用技术手段。因此，在其引用的权利要求不具备创造性的情况下，权利要求20-21也不具备专利法第22条第3款规定的创造性。
权利要求22要求保护一种用于多端口SRAM阵列上的选择性字线升压的方法。对比文件1公开了一种字线增强电路及其操作方法和具有该电路的存储器阵列，尤其是关于SRAM阵列，并具体公开了以下特征(参见说明书第7页第1段－第8页第4段，第10页第6段，附图1－3)：字线增强电路10包括用于改变生成增强电压的电荷存储元件50的电压电平的驱动元件20。在输出端口14，增强电压Vb可用于存储器器件的至少一个字线驱动器电路100。在待机模式期间，当没有激活字线WL时，在输入12处的时钟输入信号clk处于逻辑高电平。连接到电荷存储元件50的电平移动器20的输出26因此处于逻辑低电平。反馈元件30的输出36也处于逻辑低电平，导致将接通充电元件40，这将电荷存储元件50连接到正供电电压Vdd。因此电荷存储元件50在该第一时间间隔中充电到Vdd电平。在该预充电阶段，使用驱动元件20和充电元件40将电荷存储元件50充电到Vdd电平（相当于字线转变之外停用所述瞬态升压产生）。与应激活字线WL同时或在此之前一段时间，输入12处的输入信号clk切换到逻辑低电平（相当于接收用以触发升压定时操作的时钟信号）。因此，反馈元件30的输出36现在使用高电压驱动充电元件40的栅极，这实际上将其断开。驱动元件20的输出26同样切换到Vdd电平。由于已充电的电荷存储元件50，输出端口14处的电压升高了Vdd，当形式为电容器的预充电电荷存储50的底部引脚连接到Vdd电平时，导致几乎为2Vdd的绝对电压电平（相当于使用常见时钟信号控制所述瞬态升压的所述产生）。通过字线驱动器电路100的输入102将字线输入信号Wlin馈给两个电串联的反相器106和108，并且将字线WL连接到输出104。字线增强电路10连接到字线驱动器电路100的第二反相器108。将输出14处的增强输出电压Vb馈给字线驱动器电路100，其最终将在更高的电压电平处驱动选定的字线。图1示出了连接到存储器阵列的字线WL的单个字线驱动器电路100的优选字线增强电路10。在垂直方向206，存储器单元按列布置。在子阵列110的一侧202布置了字线驱动器100，其中通常将一个字线驱动器电路100分配到一个字线。
权利要求22与对比文件1相比，区别特征在于：基于写入或读取循环期来使用或者停用瞬态升压产生；针对多端口存储器阵列；将触发信号提供到储库阵列以触发储库阵列选择；将选定所述的瞬态升压分布给本地选定字线驱动器；针对所述SRAM阵列的每一列升压。基于上述区别可以确定，本申请实际解决的技术问题为：何时升高电压以保证读写结果的正确性以及如何降低SRAM的功耗，如何确定升压范围。然而，在存储器领域，激活字线的循环期通常和写入或读取循环期相对应，在对比文件1的基础上，本领域技术人员容易想到基于写入或读取循环期来进行类似的控制，这是本领域常用技术手段。端口存储器阵列为常见的存储器阵列。而为了进一步降低功耗和减少冗余元件，共用升压电路并随后进行升压的分布以进行选定部分的驱动，是本领域技术人员容易想到的，属于本领域常用技术手段。对比文件1在已经公开了用于SRAM每一个本地字线驱动器的电压产生电路，而对于按照列布置的存储器，将电压产生电路用于每一列，是本领域常用技术手段。由此可知，在对比文件1的基础上结合本领域的常用技术手段从而得到权利要求22所要求保护的技术方案，对于本领域的技术人员来说是显而易见的。因此，权利要求22不具有突出的实质性特点，因而不具备专利法第22条第3款规定的创造性。
权利要求23-33要求保护多端口静态随机存取存储器SRAM阵列，其对应于权利要求11-21中用于多端口静态随机存取存储器SRAM阵列上的选择性字线升压的方法。对比文件1公开了一种字线增强电路及其操作方法和具有该电路的存储器阵列，尤其是关于SRAM阵列 (参见说明书第6页倒数第1段－第8页第3段，附图1－3)。此外，前述审查意见已经给出了权利要求11－21不具备创造性的理由。由此可见，基于相同的理由，权利要求23-33不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
权利要求34要求保护一种多端口静态随机存取存储器SRAM阵列，其对应于权利要求22中用于多端口SRAM阵列上的选择性字线升压的方法。对比文件1公开了一种字线增强电路及其操作方法和具有该电路的存储器阵列，尤其是关于SRAM阵列 (参见说明书第7页第1段－第8页第3段，附图1－3)。此外，前述审查意见已经给出了权利要求22不具备创造性的理由。由此可见，基于相同的理由，权利要求34不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
3、对复审请求人相关意见的答复
对于复审请求人答复复审通知书时提出的意见，合议组认为：从对比文件1的附图1和4能够看到，连接到存储器阵列的字线WL的单个字线驱动器电路100的优选字线增强电路10。在垂直方向206，存储器单元按列布置。在子阵列110的一侧202布置了字线驱动器100，其中通常将一个字线驱动器电路100分配到一个字线。可见，对比文件1已经公开了用于SRAM每一个本地字线驱动器的电压产生电路，以及存储器单元是按照列来布置的；在对比文件1的基础上，本领域技术人员容易想到将该电压产生电路用于每一列以对每一列的存储单元都进行电压控制，这是本领域常用技术手段。对比文件1还公开了：与应激活字线WL同时或在此之前一段时间，输入12处的输入信号clk切换到逻辑低电平。因此，反馈元件30的输出36现在使用高电压驱动充电元件40的栅极，这实际上将其断开。驱动元件20的输出26同样切换到Vdd电平。由于已充电的电荷存储元件50，输出端口14处的电压升高了Vdd，当形式为电容器的预充电电荷存储50的底部引脚连接到Vdd电平时，导致几乎为2Vdd的绝对电压电平。可以看出，与应激活字线WL同时通过输入12处的输入信号clk切换到逻辑低电平来启动了整个升压的过程，响应于输入信号clk切换到逻辑低电平，反馈元件30、驱动元件20、预充电电荷存储50依次做出响应从而导致2Vdd的绝对电压电平，最后该升压后的2Vdd电平通过输出14处的增强输出电压Vb馈给字线驱动器电路100。可见，该激活字线WL同时被切换到逻辑低电平的输入信号clk，在经过一系列的电路延时之后，最终馈给字线驱动器电路100的时机必然是在激活字线WL之后。实际上，本申请和对比文件1都是通过在存储访问时期升压而在其他时期不升压这样一个循环的控制中来达到降低能量开销的目的。具体的升压时机和访问开始的时间是密切相关的，也就是围绕访问开始时间的，时序控制都是和该循环相对应的。实际上，具体的在之前的一段时间、同时、或者之后都是为了更精确的在访问的开始时期升压，通过时序调整来控制是本领域常用技术手段。
因此，复审请求人所陈述的理由，合议组不予支持。
三、决定
维持国家知识产权局于2017年07月27日对本申请作出的驳回决定。
如对本复审请求审查决定不服，根据专利法第41条第2款的规定，复审请求人可以自收到本复审请求审查决定之日起三个月内向北京知识产权法院起诉。
.
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
