发明创造名称：半导体装置和用于制造该半导体装置的方法
外观设计名称：
决定号：191210
决定日：2019-08-30
委内编号：1F269330
优先权日：2013-08-07
申请（专利）号：201410385691.1
申请日：2014-08-07
复审请求人：英飞凌科技股份有限公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：杨万里
合议组组长：王文杰
参审员：白若鸽
国际分类号：H01L29/78；H01L21/336；H01L21/28
外观设计分类号：
法律依据：专利法第22条第3款
决定要点：如果一项权利要求所要求保护的技术方案与作为最接近现有技术的对比文件相比存在区别技术特征，但是上述区别技术特征被其它对比文件公开或属于本领域的公知常识，即现有技术中给出了将上述区别技术特征应用到最接近现有技术的对比文件以解决其存在的技术问题的启示，从而使得本领域技术人员在现有技术的基础上得到该权利要求的技术方案是显而易见的，那么该项权利要求所要保护的技术方案不具备创造性。
全文：
本复审请求涉及申请号为2014103856911，名称为“半导体装置和用于制造该半导体装置的方法”的发明专利申请（下称本申请），申请人为英飞凌科技股份有限公司。本申请的申请日为2014年08月07日，优先权日为2013年08月07日，公开日为2015年02月11日。
经实质审查，国家知识产权局原审查部门于2018年09月05日发出驳回决定，驳回了本申请，其中引用了以下2篇对比文件：
对比文件1：US2013/0075809A1，公开日为2013年03月28日；
对比文件2：US2011/0180844A1，公开日为2011年07月28日。
其中，对比文件1为最接近的现有技术。
驳回理由是：权利要求12-19不具备专利法第22条第3款规定的创造性；并在其他说明中指出：权利要求1-11不具备专利法第22条第3款规定的创造性。
具体理由如下：
对比文件1公开了权利要求12的大部分技术特征，权利要求12与对比文件1的区别技术特征为：进一步去除处于半导体本体的第一表面上的电介质。但上述区别技术特征属于本领域公知常识，因此，在对比文件1的基础上结合上述本领域公知常识得到权利要求12请求保护的技术方案对本领域技术人员来说是显而易见的，因而不具备专利法第22条第3款规定的创造性。
从属权利要求13的附加技术特征被对比文件2公开；从属权利要求14-19的附加技术特征或者被对比文件1公开，或者属于本领域中的公知常识；因此，从属权利要求13-19不具备专利法第22条第3款所规定的创造性。
其它说明中指出：
对比文件1公开了权利要求1的大部分技术特征，权利要求1与对比文件1的区别技术特征为：1）IGFET和与IGFET不同的半导体元件的多晶硅超过所述第一表面；2）半导体装置的任何多晶硅终结于与半导体本体的第一表面邻接的绝缘层的上侧之下。但上述区别技术特征属于本领域公知常识，因此，在对比文件1的基础上结合上述本领域公知常识得到权利要求1请求保护的技术方案对本领域技术人员来说是显而易见的，因而不具备专利法第22条第3款规定的创造性。
从属权利要求2的附加技术特征被对比文件2公开；从属权利要求3-11的附加技术特征或者被对比文件1公开，或者属于本领域中的公知常识；因此，从属权利要求2-11不具备专利法第22条第3款所规定的创造性。
驳回决定所针对的文本是：申请日2014年08月07日提交的说明书摘要、说明书第1-42段、摘要附图、说明书附图1-16；2018年05月02日提交的权利要求第1-19项。驳回决定所针对的权利要求书如下：
“1. 半导体装置（10），具有：
具有第一表面（14）的半导体本体（12），
第一沟槽（28）中的IGFET（22）的具有多晶硅（32）的栅电极结构（20），所述第一沟槽从所述第一表面（14）延伸到所述半导体本体（12）中，以及
第二沟槽（30）中的与IGFET（22）的栅电极结构（20）不同并且具有多晶硅（32）的半导体元件（26），所述第二沟槽从所述第一表面（14）延伸到所述半导体本体（12）中，
其中IGFET（22）和与所述IGFET（22）不同的半导体元件（26）的多晶硅（32）超过所述第一表面（14）并且终结于与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下，并且
其中半导体装置（10）的任何多晶硅（32）终结于与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下。
2. 根据权利要求1所述的半导体装置（10），其中所述第一沟槽（28）通过有效单元区域的边缘（22a）延伸到IGFET（22）的边缘终止结构中。
3. 根据权利要求1到2之一所述的半导体装置（10），其中所述IGFET（22）和与所述IGFET（22）不同的半导体元件（26）的多晶硅（32）最大直至达到所述半导体本体（12）的第一表面（14）。
4. 根据上述权利要求之一所述的半导体装置（10），其中所述半导体元件（26）包括二极管、电阻、电容器、传感器结构、Zap结构或IGFET（22）的边缘终止结构。
5. 根据上述权利要求之一所述的半导体装置（10），其中所述栅电极结构（20）包括栅电极（62）以及栅电极接触区域（64），所述栅电极接触区域在与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下与导电层（52）接触。
6. 根据上述权利要求之一所述的半导体装置（10），其中所述第一沟槽（28）中的IGFET（22）的栅电极结构（20）的多晶硅（32）具有平坦的上侧（44）。
7. 根据上述权利要求之一所述的半导体装置（10），其中所述第一沟槽（28）中的和所述第二沟槽（30）中的多晶硅（32）分别具有平坦的上侧（44、46），所述上侧的水平的延伸相互最大偏移100nm。
8. 根据权利要求7所述的半导体装置（10），其中所述平坦的上侧（44、46）位于共同的平面中。
9. 根据上述权利要求之一所述的半导体装置（10），其中所述第一沟槽（28）和所述第二沟槽（30）具有相互最大偏差250nm的深度。
10. 根据权利要求9所述的半导体装置（10），其中所述第一沟槽（28）和所述第二沟槽（30）具有不同的宽度。
11. 根据上述权利要求之一所述的半导体装置（10），此外具有电介质（40），所述电介质覆盖所述第一沟槽（28）和所述第二沟槽（30）的壁（42），以便将所述第一沟槽（28）和所述第二沟槽（30）中的多晶硅（32）与所述半导体本体（12）电绝缘。
12. 用于制造半导体装置（10）中的IGFET（22）的栅电极结构（20）和与所述IGFET（22）的栅电极结构（20）不同的半导体元件（26）的方法，具有以下步骤：
在半导体本体（12）中构造用于所述IGFET（22）的栅电极结构（20）的第一沟槽（28）和用于所述半导体元件（26）的第二沟槽（30），
在所述半导体本体（12）的表面上构造电介质（40），所述电介质覆盖所述第一沟槽（28）和所述第二沟槽（30）的壁（42）并且是在所述半导体本体（12）的第一表面（14）上被构造，
将多晶硅（32）涂布在所述半导体本体（12）的表面上，直至所述第一沟槽（28）和所述第二沟槽（30）被填充并且直到所有沉积的多晶硅（32）超过处于所述第一表面（14）上的所述电介质（40）的上侧，
执行化学-机械抛光步骤，以便去除所述第一沟槽（28）和所述第二沟槽（30）之上存在的多晶硅，使得所述第一沟槽（28）中的栅电极结构（20）的多晶硅（32）与所述第二沟槽（30）中的半导体元件（26）的多晶硅（32）相互分离，其中所述化学-机械抛光步骤使用在所述半导体本体（12）的所述第一表面（14）上构成的电介质（40）作为停止层，以及
去除处于所述半导体本体（12）的所述第一表面（14）上的电介质（40）。
13. 根据权利要求12所述的方法，其中用于所述IGFET（22）的栅电极结构（20）的所述第一沟槽（28）被制造为，使得所述第一沟槽通过有效单元区域的边缘（22a）延伸到IGFET（22）的边缘终止结构中。
14. 根据权利要求12或13所述的方法，此外具有在执行化学-机械抛光步骤之后将绝缘层（36）构造在所述半导体本体（12）的表面上的步骤。
15. 根据权利要求14所述的方法，此外具有在所述绝缘层（36）中构造接触孔（38）以及构造用于接触所述IGFET（22）的栅电极结构（20）的多晶硅（32）和所述半导体元件（26）的多晶硅（32）的导电层（52）的步骤。
16. 根据权利要求12到15之一所述的方法，其中所述第一沟槽（28）和所述第二沟槽（30）同时被构造。
17. 根据权利要求12到16之一所述的方法，其中在执行化学-机械抛光步骤之后的每个步骤都与涂布多晶硅（32）的步骤不同。
18. 根据权利要求12到17之一所述的方法，此外具有在所述第二沟槽（30）中构造二极管、电阻、电容器、传感器结构、Zap结构或IGFET（22）的边缘终止结构作为半导体元件（26）的步骤。
19. 根据权利要求12到18之一所述的方法，此外具有将掺杂物引入到所述第二沟槽（30）中的多晶硅（32）中以便在所述第二沟槽（30）中构造半导体元件（26）的步骤。”
申请人（下称复审请求人）对上述驳回决定不服，于2018年12月20日向国家知识产权局提出了复审请求，并提交了权利要求书的修改替换页，具体修改为：在独立权利要求12中补入了技术特征“在所述半导体本体（12）的表面上构造绝缘层（36），其中半导体装置（10）的任何多晶硅（32）终结于与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下”；删除原权利要求14；修改了权利要求15-19的顺序编号及引用关系。修改后的权利要求12和14-18如下：
“12. 用于制造半导体装置（10）中的IGFET（22）的栅电极结构（20）和与所述IGFET（22）的栅电极结构（20）不同的半导体元件（26）的方法，具有以下步骤：
在半导体本体（12）中构造用于所述IGFET（22）的栅电极结构（20）的第一沟槽（28）和用于所述半导体元件（26）的第二沟槽（30），
在所述半导体本体（12）的表面上构造电介质（40），所述电介质覆盖所述第一沟槽（28）和所述第二沟槽（30）的壁（42）并且是在所述半导体本体（12）的第一表面（14）上被构造，
将多晶硅（32）涂布在所述半导体本体（12）的表面上，直至所述第一沟槽（28）和所述第二沟槽（30）被填充并且直到所有沉积的多晶硅（32）超过处于所述第一表面（14）上的所述电介质（40）的上侧，
执行化学-机械抛光步骤，以便去除所述第一沟槽（28）和所述第二沟槽（30）之上存在的多晶硅，使得所述第一沟槽（28）中的栅电极结构（20）的多晶硅（32）与所述第二沟槽（30）中的半导体元件（26）的多晶硅（32）相互分离，其中所述化学-机械抛光步骤使用在所述半导体本体（12）的所述第一表面（14）上构成的电介质（40）作为停止层，
去除处于所述半导体本体（12）的所述第一表面（14）上的电介质（40），以及
在所述半导体本体（12）的表面上构造绝缘层（36），
其中半导体装置（10）的任何多晶硅（32）终结于与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下。
14. 根据权利要求12或13所述的方法，此外具有在所述绝缘层（36）中构造接触孔（38）以及构造用于接触所述IGFET（22）的栅电极结构（20）的多晶硅（32）和所述半导体元件（26）的多晶硅（32）的导电层（52）的步骤。
15. 根据权利要求12到14之一所述的方法，其中所述第一沟槽（28）和所述第二沟槽（30）同时被构造。
16. 根据权利要求12到15之一所述的方法，其中在执行化学-机械抛光步骤之后的每个步骤都与涂布多晶硅（32）的步骤不同。
17. 根据权利要求12到16之一所述的方法，此外具有在所述第二沟槽（30）中构造二极管、电阻、电容器、传感器结构、Zap结构或IGFET（22）的边缘终止结构作为半导体元件（26）的步骤。
18. 根据权利要求12到17之一所述的方法，此外具有将掺杂物引入到所述第二沟槽（30）中的多晶硅（32）中以便在所述第二沟槽（30）中构造半导体元件（26）的步骤。”
复审请求人认为： 1）对比文件1没有公开权利要求12中定义的技术特征“将多晶硅（32）涂布在所述半导体本体（12）的表面上，……直到所有沉积的多晶硅（32）超过处于所述第一表面（14）上的所述电介质（40）的上侧”，“其中所述化学-机械抛光步骤使用在所述半导体本体（12）的所述第一表面（14）上构成的电介质（40）作为停止层”，以及“去除处于所述半导体本体（12）的所述第一表面（14）上的电介质（40）”。对比文件1公开独立权利要求12中定义的“其中半导体装置（10）的任何多晶硅（32）终结于与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下”。对比文件1没有公开独立权利要求1中定义的技术特征“其中IGFET（22）和与所述IGFET（22）不同的半导体元件（26）的多晶硅（32）超过所述第一表面（14）”和“其中半导体装置（10）的任何多晶硅（32）终结于与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下”。2）对比文件1没有向本领域技术人员提供任何暗示或动机来在半导体表面下方实施齐纳二极管，并且因此使整个半导体器件的所有多晶硅最大程度地延伸至半导体本体的第一表面。对比文件1仅教导了使用单个注入掩模用于晶体管的n 源极区域和齐纳二极管的n 区域。而本申请要求保护的技术方案所提供的远不止这些，因为本申请仅需要多晶硅层的单个形成并因此提供较少的方法步骤。
经形式审查合格，国家知识产权局于2018年12月05日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中认为：1) 对比文件1中公开了：在半导体本体202的表面上构造氧化物电介质208，电介质208覆盖第一沟槽240、241和第二沟槽243的壁并且在半导体本体202的第一表面上被构造(附图8B)；将多晶硅涂布在半导体本体202的表面上，直至第一沟槽240、241和第二沟槽243被填充，执行CMP或者干式回刻工艺，使得多晶硅层位于第一沟槽240、241和用于电阻器222的第二沟槽243内，形成MOSFET的多晶硅栅电极232、栅电极接触区域231以及多晶硅电阻器222，栅电极232、栅电极接触区域231、以及电阻器222的多晶硅相互分离，多晶硅与第一表面齐平（说明书第0041段、附图8B）；厚绝缘层233沉积至半导体本体202第一表面，使得MOSFET 201以及与MOSFET 201不同的电阻器222的多晶硅终结于绝缘层233的上侧之下，形成了具有基本平坦的表面结构（说明书第0041段、附图8C）。基于上述内容，本领域技术人员能够确定，当执行工艺使得多晶硅层位于第一沟槽240、241和用于电阻器222的第二沟槽243内时，所沉积的多晶硅超过第一表面上的电介质208的上侧，CMP工艺用于去除第一沟槽240、241以及第二沟槽243之上的存在的多晶硅。综上，复审请求人的意见陈述不具备说服力。
随后，国家知识产权局成立合议组对本案进行审理。
合议组于2019年05月15日向复审请求人发出复审通知书，指出：权利要求1-18不具备专利法第22条第3款规定的创造性。其中引用了驳回决定中所引用的2篇对比文件：
对比文件1：US2013/0075809A1，公开日为2013年03月28日；
对比文件2：US2011/0180844A1，公开日为2011年07月28日。
其中，对比文件1为最接近的现有技术。
具体理由如下：独立权利要求1和12相对于对比文件1及公知常识的结合不具备专利法第22条第3款规定的创造性。
从属权利要求2-11和13-18的附加技术特征被对比文件1或者对比文件2公开或者属于本领域中的公知常识；因此，从属权利要求2-11和13-18不具备专利法第22条第3款所规定的创造性。
针对复审请求人的意见陈述，合议组认为：1) 形成多晶硅的工艺中，先过量沉积多晶硅使之超过介质层，然后以阻挡层作为掩膜使用CMP研磨多晶硅层，从而形成凹槽中的多晶硅是本领域中的常规技术手段。另外，对比文件1中在形成分离的多晶硅栅电极232、栅电极接触区域231以及多晶硅电阻器222后，直接在第一表面上沉积厚绝缘层233（附图8C）。对于本领域技术人员来说，将第一表面的电介质208去除之后，再沉积厚绝缘层233，仅属于本领域技术人员根据需要的常规选择，其技术效果本领域技术人员可以合理预期，并未取得任何意料不到的技术效果。2）首先，本申请的权利要求1和12中都没有明确限定在半导体表面下方实施齐纳二极管；其次，即使将此特征限定在权利要求1和12中，在对比文件1公开了使用单个掩模来制造不同区域多晶硅的基础上，本领域技术人员很容易想到将二极管设置到半导体表面，从而进一步优化工艺步骤，这种简单的合并工艺步骤并不具有预料不到的技术效果。
针对合议组于2019年05月15日发出的复审通知书，复审请求人于2019年06月24日提交了意见陈述书，并提交了权利要求修改的替换页。具体修改为：将原权利要求12-18变更为权利要求1-7，将原权利要求1-11变更为权利要求8-18，并同时修改了顺序编号及引用关系。修改后的权利要求1-18如下：
“1. 用于制造半导体装置（10）中的IGFET（22）的栅电极结构（20）和与所述IGFET（22）的栅电极结构（20）不同的半导体元件（26）的方法，具有以下步骤：
在半导体本体（12）中构造用于所述IGFET（22）的栅电极结构（20）的第一沟槽（28）和用于所述半导体元件（26）的第二沟槽（30），
在所述半导体本体（12）的表面上构造电介质（40），所述电介质覆盖所述第一沟槽（28）和所述第二沟槽（30）的壁（42）并且是在所述半导体本体（12）的第一表面（14）上被构造，
将多晶硅（32）涂布在所述半导体本体（12）的表面上，直至所述第一沟槽（28）和所述第二沟槽（30）被填充并且直到所有沉积的多晶硅（32）超过处于所述第一表面（14）上的所述电介质（40）的上侧，
执行化学-机械抛光步骤，以便去除所述第一沟槽（28）和所述第二沟槽（30）之上存在的多晶硅，使得所述第一沟槽（28）中的栅电极结构（20）的多晶硅（32）与所述第二沟槽（30）中的半导体元件（26）的多晶硅（32）相互分离，其中所述化学-机械抛光步骤使用在所述半导体本体（12）的所述第一表面（14）上构成的电介质（40）作为停止层，
去除处于所述半导体本体（12）的所述第一表面（14）上的电介质（40），以及
在所述半导体本体（12）的表面上构造绝缘层（36），
其中半导体装置（10）的任何多晶硅（32）终结于与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下。
2. 根据权利要求1所述的方法，其中用于所述IGFET（22）的栅电极结构（20）的所述第一沟槽（28）被制造为，使得所述第一沟槽通过有效单元区域的边缘（22a）延伸到IGFET（22）的边缘终止结构中。
3. 根据权利要求1或2所述的方法，此外具有在所述绝缘层（36）中构造接触孔（38）以及构造用于接触所述IGFET（22）的栅电极结构（20）的多晶硅（32）和所述半导体元件（26）的多晶硅（32）的导电层（52）的步骤。
4. 根据权利要求1至3之一所述的方法，其中所述第一沟槽（28）和所述第二沟槽（30）同时被构造。
5. 根据权利要求1至4之一所述的方法，其中在执行化学-机械抛光步骤之后的每个步骤都与涂布多晶硅（32）的步骤不同。
6. 根据权利要求1至5之一所述的方法，此外具有在所述第二沟槽（30）中构造二极管、电阻、电容器、传感器结构、Zap结构或IGFET（22）的边缘终止结构作为半导体元件（26）的步骤。
7. 根据权利要求1至6之一所述的方法，此外具有将掺杂物引入到所述第二沟槽（30）中的多晶硅（32）中以便在所述第二沟槽（30）中构造半导体元件（26）的步骤。
8. 利用根据前述权利要求之一所述的方法制造的半导体装置（10），具有：
具有第一表面（14）的半导体本体（12），
第一沟槽（28）中的IGFET（22）的具有多晶硅（32）的栅电极结构（20），所述第一沟槽从所述第一表面（14）延伸到所述半导体本体（12）中，以及
第二沟槽（30）中的与IGFET（22）的栅电极结构（20）不同并且具有多晶硅（32）的半导体元件（26），所述第二沟槽从所述第一表面（14）延伸到所述半导体本体（12）中，
其中IGFET（22）和与所述IGFET（22）不同的半导体元件（26）的多晶硅（32）超过所述第一表面（14）并且终结于与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下，并且
其中半导体装置（10）的任何多晶硅（32）终结于与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下。
9. 根据权利要求8所述的半导体装置（10），其中所述第一沟槽（28）通过有效单元区域的边缘（22a）延伸到IGFET（22）的边缘终止结构中。
10. 根据权利要求8至9之一所述的半导体装置（10），其中所述IGFET（22）和与所述IGFET（22）不同的半导体元件（26）的多晶硅（32）最大直至达到所述半导体本体（12）的第一表面（14）。
11. 根据上述权利要求8至10之一所述的半导体装置（10），其中所述半导体元件（26）包括二极管、电阻、电容器、传感器结构、Zap结构或IGFET（22）的边缘终止结构。
12. 根据上述权利要求8至11之一所述的半导体装置（10），其中所述栅电极结构（20）包括栅电极（62）以及栅电极接触区域（64），所述栅电极接触区域在与所述半导体本体（12）的第一表面（14）邻接的绝缘层（36）的上侧（34）之下与导电层（52）接触。
13. 根据上述权利要求8至12之一所述的半导体装置（10），其中所述第一沟槽（28）中的IGFET（22）的栅电极结构（20）的多晶硅（32）具有平坦的上侧（44）。
14. 根据上述权利要求8至13之一所述的半导体装置（10），其中所述第一沟槽（28）中的和所述第二沟槽（30）中的多晶硅（32）分别具有平坦的上侧（44、46），所述上侧的水平的延伸相互最大偏移100nm。
15. 根据权利要求14所述的半导体装置（10），其中所述平坦的上侧（44、46）位于共同的平面中。
16. 根据上述权利要求8至15之一所述的半导体装置（10），其中所述第一沟槽（28）和所述第二沟槽（30）具有相互最大偏差250nm的深度。
17. 根据权利要求16所述的半导体装置（10），其中所述第一沟槽（28）和所述第二沟槽（30）具有不同的宽度。
18. 根据上述权利要求8至17之一所述的半导体装置（10），此外具有电介质（40），所述电介质覆盖所述第一沟槽（28）和所述第二沟槽（30）的壁（42），以便将所述第一沟槽（28）和所述第二沟槽（30）中的多晶硅（32）与所述半导体本体（12）电绝缘。”
复审请求人认为：1）对比文件1没有公开化学机械抛光去除了栅极沟槽之上的多晶硅层，因为在栅极沟槽之上根本不存在多晶硅层，并且多晶硅层材料从填充开始就互相分离地位于各栅极沟槽中，从对比文件1中，本领域技术人员仅能得出化学机械抛光分别在个栅极沟槽中执行，从而使得多晶硅平坦。2）使用电介质作为刻蚀停止层不是本领域中的公知常识，在阅读了对比文件1后，本领域技术人员仍然不知道如何执行抛光步骤，因为，对比文件1公开了将多晶硅层填充到所有栅极沟槽中，但没有公开抛光在哪里执行。
在上述程序的基础上，合议组认为本案事实已经清楚，可以作出审查决定。
二、决定的理由
审查文本的认定
复审请求人在答复复审通知书时提交了权利要求修改替换页，经审查，该修改符合专利法第33条以及专利法实施细则第61条第1款的规定。本复审决定所依据的文本是：申请日2014年08月07日提交的说明书摘要、说明书第1-42段、摘要附图、说明书附图1-16；2019年06月24日提交的权利要求第1-18项。
专利法第22条第3款
专利法第22条第3款规定：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。
如果一项权利要求所要求保护的技术方案与作为最接近现有技术的对比文件相比存在区别技术特征，但是上述区别技术特征被其它对比文件公开或属于本领域的公知常识，即现有技术中给出了将上述区别技术特征应用最接近现有技术的该对比文件以解决其存在的技术问题的启示，从而使得本领域技术人员在现有技术的基础上得到该权利要求的技术方案是显而易见的，那么该项权利要求所要保护的技术方案不具备创造性。 本决定中引用了驳回决定和复审通知书中所引用的2篇对比文件：
对比文件1：US2013/0075809A1，公开日为2013年03月28日；
对比文件2：US2011/0180844A1，公开日为2011年07月28日。
其中，对比文件1为最接近的现有技术。
2.1、独立权利要求1不具备专利法第22条第3款规定的创造性。
权利要求1请求保护一种用于制造半导体装置中的IGFET的栅电极结构和与所述IGFET的栅电极结构不同的半导体元件的方法。对比文件1（说明书第0029-0042段，附图2,8）中公开了一种用于制造半导体装置中的MOSFET的栅电极结构和与MOSFET的栅电极结构不同的电阻器的方法包括：在半导体本体202中构造分别用于MOSFET 201的栅电极232、栅电极接触区域231的第一沟槽240、241和用于电阻器222（相当于半导体元件）的第二沟槽243（附图8A）；在半导体本体202的表面上构造氧化物电介质208，电介质208覆盖第一沟槽240、241和第二沟槽243的壁并且在半导体本体202的第一表面上被构造(附图8B)；将多晶硅涂布在半导体本体202的表面上，直至第一沟槽240、241和第二沟槽243被填充，执行CMP或者干式回刻工艺，使得多晶硅层位于第一沟槽240、241和用于电阻器222的第二沟槽243内，形成MOSFET的多晶硅栅电极232、栅电极接触区域231以及多晶硅电阻器222，栅电极232、栅电极接触区域231、以及电阻器222的多晶硅相互分离，多晶硅与第一表面齐平（说明书第0041段、附图8B）；厚绝缘层233沉积至半导体本体202第一表面，使得MOSFET 201以及与MOSFET 201不同的电阻器222的多晶硅终结于绝缘层233的上侧之下，形成了具有基本平坦的表面结构（说明书第0041段、附图8C）。
该权利要求相对于对比文件1的区别技术特征在于：1) 将多晶硅（32）涂布在所述半导体本体（12）的表面上，直至所述第一沟槽（28）和所述第二沟槽（30）被填充并且直到所有沉积的多晶硅（32）超过处于所述第一表面（14）上的所述电介质（40）的上侧，其中所述化学-机械抛光步骤使用在所述半导体本体（12）的所述第一表面（14）上构成的电介质（40）作为停止层。其实际解决的技术问题是：如何形成多晶硅层。2）进一步去除处于半导体本体的第一表面上的电介质。其实际解决的技术问题是：如何处理无用的电介质层。
对于区别技术特征1），在形成多晶硅的工艺中，先过量沉积多晶硅使之超过介质层，然后以阻挡层作为掩膜使用CMP研磨多晶硅层，从而形成凹槽中的多晶硅是本领域中的常规技术手段。
对于区别技术特征2），对比文件1中在形成分离的多晶硅栅电极232、栅电极接触区域231以及多晶硅电阻器222后，直接在第一表面上沉积厚绝缘层233（附图8C）。对于本领域技术人员来说，将第一表面的电介质208去除之后，再沉积厚绝缘层233，仅属于本领域技术人员根据需要的常规选择，其技术效果本领域技术人员可以合理预期，并未取得任何意料不到的技术效果。
因此，在对比文件1的基础上结合本领域的公知常识得到该权利要求的技术方案，对本领域的技术人员来说是显而易见的，其不具有突出的实质性特点，不具备专利法第22条第3款规定的创造性。
2.2、权利要求2-7不具备专利法第22条第3款规定的创造性。
从属权利要求2作了进一步的限定。从对比文件2（说明书第0036-0042段、附图4,6）附图4、6可以确定，FET的栅沟槽（相当于第一沟槽）通过有效单元区域的边缘延伸到MOSFET的边缘终止结构中，其给出了将该手段应用到对比文件1中的技术启示。因此，在对比文件1的基础上结合对比文件2和本领域的公知常识得到权利要求2的技术方案，对本领域的技术人员来说是显而易见的，权利要求2不具备专利法第22条第3款规定的创造性。
从属权利要求3-7作了进一步的限定。对于权利要求3，对比文件1中公开了：在绝缘层233中构造接触孔250-2、250-6、250-7以及构造用于接触MOSFET 201的栅电极结构中栅电极接触区域231的多晶硅和电阻器222的多晶硅的导电层的步骤（附图8E、8F）。对于权利要求4，对比文件1中公开了：第一沟槽240、241和第二沟槽243同时被构造（附图8A）。对于权利要求5，对比文件1中公开了：执行化学-机械抛光步骤之后的每个步骤都与涂布多晶硅的步骤不同（附图8C-8F）。对于权利要求6，对比文件1中公开了：在第二沟槽243中电阻器（附图8）。MOSFET与二极管、电容器、传感器结构、Zap结构等半导体元件相关联地形成，是本领域常规需要，根据电路需要，将二极管、电容器、传感器结构、Zap结构等半导体元件采用与电阻器相同的方式形成于沟槽内，属于本领域的常规手段。对于权利要求7，对比文件1中公开了：在第二沟槽243中形成掺杂多晶硅（说明书第0041段）。先在沟槽中沉积多晶硅，再经由注入将掺杂剂引入到沟槽中的多晶硅中，属于本领域的常规手段。因此，当其引用的权利要求不具备创造性时，从属权利要求3-7不具备专利法第22条第3款规定的创造性。
2.3、独立权利要求8不具备专利法第22条第3款规定的创造性。
权利要求8请求保护一种半导体装置。对比文件1（说明书第0029-0042段、附图2,8）中公开了一种半导体装置，包括：具有第一表面的半导体本体202，第一沟槽240、241中MOSFET 201(对应于IGFET)的多晶硅栅电极232和栅电极接触区域231，二者构成MOSFET 201的栅电极结构，第一沟槽240、241从第一表面延伸到半导体本体202中；第二沟槽243中与MOSFET201的栅电极结构不同并且具有多晶硅的电阻器222（相当于半导体元件），第二沟槽243从第一表面延伸到半导体本体202中；其中，MOSFET 201和与MOSFET 201不同的电阻器222的多晶硅与第一表面齐平而终结于与半导体本体202的第一表面邻接的绝缘层233的上侧之下。
该权利要求相对于对比文件1的区别技术特征至少是：1）IGFET和与IGFET不同的半导体元件的多晶硅超过所述第一表面；2）半导体装置的任何多晶硅终结于与半导体本体的第一表面邻接的绝缘层的上侧之下。其实际解决的技术问题是：如何设置多晶硅与半导体元件和绝缘层之间的位置关系。
对于区别技术特征1），对比文件1中MOSFET 201以及与MOSFET 201不同的电阻器222的多晶硅与第一表面齐平（附图8）。对于本领域技术人员来说，将MOSFET 201以及与MOSFET 201不同的电阻器222的多晶硅设置成高于第一表面，仅属于本领域技术人员的常规选择，其技术效果本领域技术人员可以合理预期，并未取得任何意料不到的技术效果。
对于区别技术特征2），将半导体装置的任何多晶硅均形成于与半导体本体的第一表面邻接的绝缘层的上侧之下，属于本领域技术人员根据器件制作需要作出的常规选择。
因此，在权利要求1-7不具有创造性的情况下，权利要求8不具备突出的实质性特点和显著的进步，不具备专利法第22条第3款规定的创造性。
2.4、权利要求9-18不具备专利法第22条第3款规定的创造性。
从属权利要求9作了进一步的限定。从对比文件2（说明书第0036-0042段、附图4,6）附图4、6可以确定，FET的栅沟槽（相当于第一沟槽）通过有效单元区域的边缘延伸到MOSFET的边缘终止结构中，其给出了将该手段应用到对比文件1中的技术启示。因此，在对比文件1的基础上结合对比文件2和本领域的公知常识得到权利要求9的技术方案，对本领域的技术人员来说是显而易见的，权利要求9不具备专利法第22条第3款规定的创造性。
从属权利要求10-18作了进一步的限定。对于权利要求10，对比文件1中公开了：MOSFET201和与MOSFET 201不同的电阻器22的多晶硅达到半导体本体202的第一表面（附图2A、2C）。对于权利要求11，对比文件1中公开了：半导体元件为电阻（附图2A）。MOSFET与二极管、电容器、传感器结构、Zap结构等半导体元件相关联地形成，是本领域常规需要，根据电路需要，将二极管、电容器、传感器结构、Zap结构等半导体元件采用与电阻器相同的方式形成于沟槽内，属于本领域的常规手段。对于权利要求12，对比文件1中公开了：栅电极结构包括栅电极232以及栅电极接触区域231，栅电极接触区域231在与半导体本体202的第一表面邻接的绝缘层233的上侧之下与导电层接触(附图2A、2B)。对于权利要求13，第一沟槽240、241中的MOSFET的栅电极232和栅电极接触区域231的多晶硅具有平坦的上侧（44）(附图2A)。对于权利要求14-17，对比文件1中公开了：第一沟槽240、241中的和第二沟槽243中的多晶硅分别具有平坦的上侧，且平坦的上侧位于共同的平面中，其中第一沟槽240、241和第二沟槽243的宽度不同，填充于其内的多晶硅的宽度相应不同，即上侧水平延伸的宽度不同 (附图2A)。第一、第二沟槽240、241、243多晶硅上侧水平延伸的宽度最大偏差100nm，根据需要将第一沟槽240、241、和第二沟槽243的深度设置得不同，且深度最大相差250nm，属于本领域的常规选择。对于权利要求18，电介质208、208-1分别覆盖第一沟槽240、241和第二沟槽243的壁，以便将第一沟槽240、241和第二沟槽243中的多晶硅与半导体本体202电绝缘(附图2A）。因此，当其引用的权利要求不具备创造性时，从属权利要求9-18不具备专利法第22条第3款规定的创造性。
3、针对复审请求人的意见陈述
合议组认为：1) 形成多晶硅的工艺中，由于沉积量的控制并不能很精确，且沉积容易形成界面台阶，因此，在本领域中，先过量沉积多晶硅使之超过介质层，然后以阻挡层作为掩膜使用CMP研磨多晶硅层，从而形成凹槽中的多晶硅是本领域中的常规技术手段。2）形成刻蚀停止层以防止过刻蚀是半导体工艺中常用的技术手段，而本领域技术人员在阅读了对比文件1后，对于执行抛光处理的工艺步骤是很明确，可以清楚的知道抛光多晶硅层的停止刻蚀点在何处，因此，本领域技术人员很容易想到使用刻蚀停止层来辅助刻蚀工艺。
综上所述，复审请求人对权利要求的修改以及意见陈述书并不能证明本申请具有创造性。
基于上述理由，合议组依法做出以下决定。
三、决定
维持国家知识产权局于2018年09月05日对本申请作出的驳回决定。
如对本复审请求审查决定不服，根据专利法第41条第2款的规定，复审请求人可自收到本决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
