发明创造名称：移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
外观设计名称：
决定号：185834
决定日：2019-08-07
委内编号：1F265840
优先权日：
申请（专利）号：201510903753.8
申请日：2015-12-09
复审请求人：京东方科技集团股份有限公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：朱琼
合议组组长：柯静洁
参审员：王超
国际分类号：G09G3/20,G11C19/28
外观设计分类号：
法律依据：专利法第22条第3款
决定要点
：如果一项权利要求请求保护的技术方案与对比文件所公开的技术内容相比，存在某些区别技术特征，而这些区别技术特征对本领域技术人员来说既不是公知常识，又从现有技术中得不到相应的技术启示，则对本领域技术人员来说该权利要求相对于所述对比文件是非显而易见的，具有创造性。
全文：
本复审请求涉及申请号为201510903753.8，名称为“移位寄存器单元及其驱动方法、栅极驱动电路和显示装置”的发明专利申请（下称本申请）。申请人为京东方科技集团股份有限公司。本申请的申请日为2015年12月09日，公开日为2016年02月03日。
经实质审查，国家知识产权局原审查部门于2018年08月01日发出驳回决定，驳回了本申请，其理由是：权利要求1-10不具备专利法第22条第3款规定的创造性。驳回决定中引用了如下对比文件：
对比文件1：CN102598144A，公开日为2012年07月18日。
驳回决定中还引用了如下参考文献：
参考文献1：CN102063874A，公开日为2011年05月18日；
参考文献2：CN102543004A，公开日为2012年07月04日；
参考文献3：KR10-2013-0135629A，公开日为2013年12月11日；
参考文献4：CN104332181A，公开日为2015年02月04日；
参考文献5：CN1892798A，公开日为2007年01月10日。
驳回决定所依据的文本为申请日2015年12月09日提交的说明书摘要、说明书第1-122段、摘要附图、说明书附图1-4；以及2017年11月29日提交的权利要求第1-10项。驳回决定所针对的权利要求书如下：
“1. 一种移位寄存器单元，其特征在于，包括第N级栅极驱动信号输出端和第N级进位信号输出端，所述移位寄存器单元还包括：
存储电容，第一端与上拉节点连接，第二端与所述第N级栅极驱动信号输出端连接；
栅极驱动信号输出模块，用于当所述上拉节点的电位为高电平时控制所述第N级栅极驱动信号输出端输出第n时钟信号，当下拉节点的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述第N级栅极驱动信号输出端输出低电平；N为正整数；当N不能被4整除时，n为N除以4的余数；当N能被4整除时，n等于4；
进位信号输出模块，用于当所述上拉节点的电位为高电平时控制所述第N级进位信号输出端输出所述第n时钟信号，当下拉节点的电位为高电平时控制所述第N级进位信号输出端输出低电平；
上拉节点控制模块，用于当第N-1级栅极驱动信号输出端输出高电平时控制所述上拉节点的电位为高电平，当所述下拉节点的电位为高电平、第m时钟信号的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述上拉节点接入低电平；当n 2不能被4整除时，m为n 2除以4的余数；当n 2能被4整除时，m等于4；
下拉节点控制模块，用于当所述上拉节点的电位为高电平、所述第N-1级栅极驱动信号输出高电平或所述第n时钟信号的电位为高电平时控制所述下拉节点接入低电平，当第p时钟信号的电位为高电平时控制所述下拉节点的电位为高电平；当n 3不能被4整除时，p为n 3除以4的余数；当n 3能被4整除时，p等于4；
在所述第n时钟信号的上升沿对应的时间，所述第p时钟信号的电位为高电平；
所述第n时钟信号的占空比、所述第m时钟信号的占空比和所述第p时钟信号的占空比都为1/3；
所述第n时钟信号的周期、所述第m时钟信号的周期和所述第p时钟信 号的周期都为T；
第m时钟信号比第n时钟信号延迟0.5T；
第p时钟信号比第n时钟信号延迟0.75T。
2. 如权利要求1所述的移位寄存器单元，其特征在于，所述下拉节点控制模块包括：
第一下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极接入低电平；
第二下拉节点控制晶体管，栅极与所述第N-1级栅极驱动信号输出端连接，第一极与所述下拉节点连接，第二极接入低电平；
第三下拉节点控制晶体管，栅极接入所述第n时钟信号，第一极与所述下拉节点连接，第二极接入低电平；以及，
第一复位晶体管，栅极和第一极接入所述第p时钟信号，第二极与所述下拉节点连接。
3. 如权利要求1或2所述的移位寄存器单元，其特征在于，所述上拉节点控制模块包括：
输入晶体管，栅极和第一极都与所述第N-1级栅极驱动信号输出端连接，第二极与所述上拉节点连接；
上拉节点控制晶体管，栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极接入低电平；
第二复位晶体管，栅极接入第m时钟信号，第一极与所述上拉节点连接，第二极接入低电平；以及，
第三复位晶体管，栅极与所述第N 3级进位信号输出端连接，第一极与所述上拉节点连接，第二极接入低电平。
4. 如权利要求3所述的移位寄存器单元，其特征在于，所述栅极驱动信号输出模块包括：
输出上拉晶体管，栅极与所述上拉节点连接，第一极接入第n时钟信号，第二极与所述第N栅极驱动信号输出端连接；
输出下拉晶体管，栅极与所述下拉节点连接，第一极与所述第N栅极驱动信号输出端连接，第二极接入低电平；以及，
第四复位晶体管，栅极与第N 3级进位信号输出端连接，第一极与所述第N级栅极驱动信号输出端连接，第二极接入低电平。
5. 如权利要求4所述的移位寄存器单元，其特征在于，所述进位信号输出模块包括：
进位上拉晶体管，栅极与所述上拉节点连接，第一极接入所述第n时钟信号，第二极与所述第N级进位信号输出端连接；以及，
进位下拉晶体管，栅极与所述下拉节点连接，第一极与所述第N级进位信号输出端连接，第二极接入低电平。
6. 如权利要求5所述的移位寄存器单元，其特征在于，所述第一下拉节点控制晶体管、所述第二下拉节点控制晶体管、所述第三下拉节点控制晶体管、所述第一复位晶体管、所述输入晶体管、所述上拉节点控制晶体管、所述第二复位晶体管、所述第三复位晶体管、所述输出上拉晶体管、所述输出下拉晶体管、所述第四复位晶体管、所述进位上拉晶体管和所述进位下拉晶体管都为n型晶体管。
7. 一种移位寄存器单元的驱动方法，应用于如权利要求1至6中任一权利要求所述的移位寄存器单元，其特征在于，所述驱动方法包括：
在第n时钟信号的上升沿对应的时间，控制第p时钟信号的电位为高电平，以控制下拉节点的电位为高电平，从而对第N级栅极驱动信号输出端进行复位；
N是正整数；
当N不能被4整除时，n为N除以4的余数；当N能被4整除时，n等于4；
当n 3不能被4整除时，p为n 3除以4的余数；当n 3能被4整除时，p等于4。
8. 如权利要求7所述的移位寄存器单元的驱动方法，其特征在于，所述驱动方法还包括：
当第N 3级进位信号输出端输出高电平时，控制对上拉节点和第N级栅极驱动信号输出端进行复位。
9. 一种栅极驱动电路，其特征在于，包括多级如权利要求1至6中任一 权利要求所述的移位寄存器单元。
10. 一种显示装置，其特征在于，包括如权利要求9所述的栅极驱动电路。”
驳回决定认为：权利要求1请求保护一种移位寄存器单元，该权利要求所要求保护的技术方案与对比文件1所公开的内容相比，区别在于：移位寄存器单元还包括第N级进位信号输出端；进位信号输出模块，用于当所述上拉节点的电位为高电平时控制所述第N级进位信号输出端输出所述第n时钟信号，当下拉节点的电位为高电平时控制所述第N级进位信号输出端输出低电平；栅极驱动信号输出模块，当下拉节点的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述第N级栅极驱动信号输出端输出低电平；上拉节点控制模块，当第m时钟信号的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述上拉节点接入低电平；下拉节点控制模块，用于当所述第N-1级栅极驱动信号输出高电平或所述第n时钟信号的电位为高电平时控制所述下拉节点接入低电平；所述第n时钟信号的占空比、所述第m时钟信号的占空比和所述第p时钟信号的占空比都为1/3。然而该区别是本领域的惯用技术手段。因此，权利要求1相对于对比文件1以及上述惯用技术手段的结合不具备专利法第22条第3款规定的创造性。权利要求7请求保护一种移位寄存器单元的驱动方法，该权利要求相对于对比文件1的区别还包括：下拉节点电位用于对第N级栅极驱动信号输出端进行复位。然而这属于本领域的惯用技术手段。因此，在其引用的权利要求不具备创造性的情况下，该权利要求也不具备专利法第22条第3款规定的创造性。权利要求9请求保护一种栅极驱动电路，对比文件1公开了一种栅极驱动电路，包括移位寄存器单元415。因此，在其引用的权利要求不具备创造性的情况下，该权利要求也不具备专利法第22条第3款规定的创造性。权利要求10请求保护一种显示装置，对比文件1公开了一种包括栅极驱动电路40的LCD。因此，在其引用的权利要求不具备创造性的情况下，该权利要求也不具备专利法第22条第3款规定的创造性。从属权利要求2-6,8的附加技术特征或已被对比文件1公开，或属于本领域公知常识，因此从属权利要求2-6,8也不具备专利法第22条第3款规定的创造性。
申请人京东方科技集团股份有限公司（下称复审请求人）对上述驳回决定不服，于2018年11月13日向国家知识产权局提出了复审请求，同时修改了权利要求书，将从属权利要求2的全部附加技术特征和从属权利要求3的附加技术特征中的一部分合并到权利要求1中，并相应修改了权利要求的编号和引用关系。修改后的权利要求1如下：
“1. 一种移位寄存器单元，其特征在于，包括第N级栅极驱动信号输出端和第N级进位信号输出端，所述移位寄存器单元还包括：
存储电容，第一端与上拉节点连接，第二端与所述第N级栅极驱动信号输出端连接；
栅极驱动信号输出模块，用于当所述上拉节点的电位为高电平时控制所述第N级栅极驱动信号输出端输出第n时钟信号，当下拉节点的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述第N级栅极驱动信号输出端输出低电平；N为正整数；当N不能被4整除时，n为N除以4的余数；当N能被4整除时，n等于4；
进位信号输出模块，用于当所述上拉节点的电位为高电平时控制所述第N级进位信号输出端输出所述第n时钟信号，当下拉节点的电位为高电平时控制所述第N级进位信号输出端输出低电平；
上拉节点控制模块，用于当第N-1级栅极驱动信号输出端输出高电平时控制所述上拉节点的电位为高电平，当所述下拉节点的电位为高电平、第m时钟信号的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述上拉节点接入低电平；当n 2不能被4整除时，m为n 2除以4的余数；当n 2能被4整除时，m等于4；
下拉节点控制模块，用于当所述上拉节点的电位为高电平、所述第N-1级栅极驱动信号输出高电平或所述第n时钟信号的电位为高电平时控制所述下拉节点接入低电平，当第p时钟信号的电位为高电平时控制所述下拉节点的电位为高电平；当n 3不能被4整除时，p为n 3除以4的余数；当n 3能被4整除时，p等于4；
在所述第n时钟信号的上升沿对应的时间，所述第p时钟信号的电位为高电平；
所述第n时钟信号的占空比、所述第m时钟信号的占空比和所述第p时钟信号的占空比都为1/3；
所述第n时钟信号的周期、所述第m时钟信号的周期和所述第p时钟信 号的周期都为T；
第m时钟信号比第n时钟信号延迟0.5T；
第p时钟信号比第n时钟信号延迟0.75T；
所述下拉节点控制模块包括：
第一下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极接入低电平；
第二下拉节点控制晶体管，栅极与所述第N-1级栅极驱动信号输出端连接，第一极与所述下拉节点连接，第二极接入低电平；
第三下拉节点控制晶体管，栅极接入所述第n时钟信号，第一极与所述下拉节点连接，第二极接入低电平；以及，
第一复位晶体管，栅极和第一极接入所述第p时钟信号，第二极与所述下拉节点连接；
所述上拉节点控制模块包括：
第二复位晶体管，栅极接入第m时钟信号，第一极与所述上拉节点连接，第二极接入低电平；以及，
第三复位晶体管，栅极与所述第N 3级进位信号输出端连接，第一极与所述上拉节点连接，第二极接入低电平。”
复审请求人认为：对比文件1未公开权利要求1中的栅极驱动信号输出模块、进位信号输出模块、上拉节点控制模块、下拉节点控制模块，在对栅极驱动信号输出端的复位，以及对下拉节点的电位的控制和对上拉节点的复位上，本申请权利要求1与对比文件1的技术方案完全不同，本申请权利要求1在可能多输出的时间能够控制下拉节点的电位为高电平，实现对本级栅极驱动信号输出端的复位，保证不会存在多输出；能够充分的对上拉节点进行复位；并能够充分对栅极驱动信号输出端、上拉节点和下拉节点进行降噪从而导致栅极驱动信号输出稳定，而在对比文件1的技术方案中，相当于CLKp的CKC仅能够实现对上拉节点的复位，而并不能实现对本级栅极驱动信号输出端的复位，不能保证多栅极驱动信号输出的可能性。因此，对比文件1没有给出采用如上区别技术特征以解决如上技术问题的技术启示，并且上述区别也不是本领域的常用技术手段。
经形式审查合格，国家知识产权局于2018年11月19日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中认为：权利要求1与对比文件1的区别是多个常用手段的简单叠加。寄存器领域中，利用PD、后级输出信号/进位信号、时钟信号等来复位本级输出端或拉低上拉节点电位，利用前级输出信号/进位信号、时钟信号拉低下拉节点都很常见，它们通常可自由组合，实施起来无需克服任何技术困难。例如参考文献1：CN102063874A（公开日为2011年05月18日）、参考文献4：CN104332181A（公开日为2015年02月04日）、参考文献5：CN1892798A（公开日为2007年01月10日）、参考文献6：CN102782742A（公开日为2012年11月14日）和参考文献7：CN103761937A（公开日为2014年04月30日）分别公开了部分相关特征。因而坚持原驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。
复审请求人于2019年07月29日再次提交了权利要求书的全文修改替换页，其中将提出复审请求时提交的权利要求书中从属权利要求2的全部内容合并到权利要求1中，并相应修改了权利要求的编号和引用关系。修改后的权利要求1如下：
“1. 一种移位寄存器单元，其特征在于，包括第N级栅极驱动信号输出端和第N级进位信号输出端，所述移位寄存器单元还包括：
存储电容，第一端与上拉节点连接，第二端与所述第N级栅极驱动信号输出端连接；
栅极驱动信号输出模块，用于当所述上拉节点的电位为高电平时控制所述第N级栅极驱动信号输出端输出第n时钟信号，当下拉节点的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述第N级栅极驱动信号输出端输出低电平；N为正整数；当N不能被4整除时，n为N除以4的余数；当N能被4整除时，n等于4；
进位信号输出模块，用于当所述上拉节点的电位为高电平时控制所述第N级进位信号输出端输出所述第n时钟信号，当下拉节点的电位为高电平时控制所述第N级进位信号输出端输出低电平；
上拉节点控制模块，用于当第N-1级栅极驱动信号输出端输出高电平时控制所述上拉节点的电位为高电平，当所述下拉节点的电位为高电平、第m时钟信号的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述上拉节点接入低电平；当n 2不能被4整除时，m为n 2除以4的余数；当n 2能被4整除时，m等于4；
下拉节点控制模块，用于当所述上拉节点的电位为高电平、所述第N-1级栅极驱动信号输出高电平或所述第n时钟信号的电位为高电平时控制所述下拉节点接入低电平，当第p时钟信号的电位为高电平时控制所述下拉节点的电位为高电平；当n 3不能被4整除时，p为n 3除以4的余数；当n 3能被4整除时，p等于4；
在所述第n时钟信号的上升沿对应的时间，所述第p时钟信号的电位为高电平；
所述第n时钟信号的占空比、所述第m时钟信号的占空比和所述第p时钟信号的占空比都为1/3；
所述第n时钟信号的周期、所述第m时钟信号的周期和所述第p时钟信 号的周期都为T；
第m时钟信号比第n时钟信号延迟0.5T；
第p时钟信号比第n时钟信号延迟0.75T；
所述下拉节点控制模块包括：
第一下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极接入低电平；
第二下拉节点控制晶体管，栅极与所述第N-1级栅极驱动信号输出端连接，第一极与所述下拉节点连接，第二极接入低电平；
第三下拉节点控制晶体管，栅极接入所述第n时钟信号，第一极与所述下拉节点连接，第二极接入低电平；以及，
第一复位晶体管，栅极和第一极接入所述第p时钟信号，第二极与所述下拉节点连接；
所述上拉节点控制模块包括：
输入晶体管，栅极和第一极都与所述第N-1级栅极驱动信号输出端连接，第二极与所述上拉节点连接；以及，
上拉节点控制晶体管，栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极接入低电平
第二复位晶体管，栅极接入第m时钟信号，第一极与所述上拉节点连接，第二极接入低电平；以及，
第三复位晶体管，栅极与所述第N 3级进位信号输出端连接，第一极与所述上拉节点连接，第二极接入低电平。”
在上述程序的基础上，合议组认为本案事实已经清楚，可以依法作出审查决定。
二、决定的理由
（一）审查文本的认定
在复审程序中，复审请求人于2019年07月29日最终提交了权利要求书的全文修改替换页，经审查，上述修改符合专利法第33条以及专利法实施细则第61条的规定。因此，本复审决定针对的文本为：申请日2015年12月09日提交的说明书摘要、说明书第1-122段、摘要附图、说明书附图1-4；以及2019年07月29日提交的权利要求第1-8项。
（二）关于专利法第22条第3款
专利法第22条第3款规定，创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。
如果一项权利要求请求保护的技术方案与对比文件所公开的技术内容相比，存在某些区别技术特征，而这些区别技术特征对本领域技术人员来说既不是公知常识，又从现有技术中得不到相应的技术启示，则对本领域技术人员来说该权利要求相对于所述对比文件是非显而易见的，具有创造性。
具体到本申请：
1、独立权利要求1请求保护一种移位寄存器单元，对比文件1公开了一种移位寄存器单元，并具体公开了（参见说明书第[0158]-[0204]、[0250]-[0262]段，附图2-7、22-24）：移位寄存器单元包括：
第N级栅极驱动信号输出端51；从各级输出的GOUT作为设定信号SET送至后一级，设定信号SET用于接收作为扫描开始用的信号；
从第N级SR（N）的输出端子，输出GOUT（N），该信号GOUT（N）作为复位信号RESET被施加到第（N-3）级，作为设定信号SET被施加到第（N 1）级；
电容器C1，第一端与netA连接，第二端与输出端51连接；
对于第一级SR(1)，施加第一栅极时钟信号GCK1，作为第一时钟CKA，施加第三栅极时钟信号GCK3，作为第二时钟CKB；对于第二级SR(2)，施加第二栅极时钟信号GCK2，作为第一时钟CKA，施加第四栅极时钟信号GCK4，作为第二时钟CKB；对于第三级SR(3)，施加第三栅极时钟信号GCK3，作为第一时钟CKA，施加第一栅极时钟信号GCK1，作为第二时钟CKB；对于第四级SR(4)，施加第四栅极时钟信号GCK4，作为第一时钟CKA，施加第二栅极时钟信号GCK2，作为第二时钟CKB；对于第一级SR(1)和第五级SR(5)，施加第四栅极时钟信号GCK4作为第三时钟CKC，对于第二级SR(2)和第六级SR(6)，施加第一栅极时钟信号GCK1作为第三时钟CKC，对于第三级SR(3)和第七级SR(7)，施加第二栅极时钟信号GCK2作为第三时钟CKC，对于第四级SR(4)和第八级SR(8)，施加第三栅极时钟信号GCK3作为第三时钟CKC（参见说明书第171段、252段和图22）；
晶体管TS和T8，用于当netA的电位为高电平时控制第N级输出端51输出第一时钟CKA，第二时钟CKB的高电平控制第N级输出端51输出低电平；
晶体管T1、T2和T3，用于当第N-1级栅极驱动信号输出端51输出高电平时控制netA的电位为高电平，当netB的电位为高电平、或当第N 3级输出端51输出高电平至复位端42时，控制netA接入低电平；
晶体管T4和T5，用于当netA的电位为高电平时控制netB接入低电平，当第三时钟CKC的电位为高电平时控制netB的电位为高电平；
在第一时钟CKA的上升沿对应的时间，第三时钟CKC的电位为高电平（参见附图24）；
所述第一时钟CKA的周期、第二时钟CKB的周期和所述第三时钟CKC的周期都为T；第二时钟CKB比第一时钟CKA延迟0.5T；第三时钟CKC比第一时钟CKA延迟0.75T（参见附图7,24）；
其中，晶体管T5的栅极与netA连接，第一极与netB连接，第二极接入低电平VSS；
晶体管T4的栅极和第一极接入CKC=GCKp，第二极与netB连接；
晶体管T1的栅极和第一极都与所述第N-1级栅极驱动信号输出端连接，第二极与netA连接；
晶体管T3的栅极与netB连接，第一极与netA连接，第二极接入低电平VSS；
晶体管T2的栅极与第N 3级输出端51连接，第一极与netA连接，第二极接入VSS（参见附图23）。
经分析可知，电容器C1相当于本申请的存储电容；设定信号SET相当于本申请的进位信号；netA相当于本申请的上拉节点；netB相当于本申请的下拉节点；晶体管TS和T8相当于本申请的栅极驱动信号输出模块；第一时钟CKA相当于本申请的第n时钟信号；第二时钟CKB相当于本申请的第m时钟信号；第三时钟CKC相当于本申请的第p时钟信号；根据图22可知，N为正整数，当N不能被4整除时，n为N除以4的余数，当N能被4整除时，n等于4，当n 2不能被4整除时，m为n 2除以4的余数，当n 2能被4整除时，m等于4，当n 3不能被4整除时，p为n 3除以4的余数，当n 3能被4整除时，p等于4；晶体管T1、T2和T3相当于本申请的上拉节点控制模块；晶体管T4和T5相当于本申请的下拉节点控制模块；晶体管T5相当于本申请的第一下拉节点控制晶体管；晶体管T4相当于本申请的第一复位晶体管；晶体管T1相当于本申请的输入晶体管；晶体管T3相当于本申请的上拉节点控制晶体管。
因此，将权利要求1与对比文件1相比较可知，两者的区别在于：（1）栅极驱动信号输出模块，当下拉节点的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述第N级栅极驱动信号输出端输出低电平；进位信号输出模块，用于当所述上拉节点的电位为高电平时控制所述第N级进位信号输出端输出所述第n时钟信号，当下拉节点的电位为高电平时控制所述第N级进位信号输出端输出低电平；上拉节点控制模块，当第m时钟信号的电位为高电平或第N 3级进位信号输出端输出高电平时控制所述上拉节点接入低电平；所述上拉节点控制模块还包括：第二复位晶体管，栅极接入第m时钟信号，第一极与所述上拉节点连接，第二极接入低电平；第三复位晶体管，栅极与所述第N 3级进位信号输出端连接，第一极与所述上拉节点连接，第二极接入低电平；下拉节点控制模块，用于当所述第N-1级栅极驱动信号输出高电平或所述第n时钟信号的电位为高电平时控制所述下拉节点接入低电平；所述下拉节点控制模块还包括：第二下拉节点控制晶体管，栅极与所述第N-1级栅极驱动信号输出端连接，第一极与所述下拉节点连接，第二极接入低电平；第三下拉节点控制晶体管，栅极接入所述第n时钟信号，第一极与所述下拉节点连接，第二极接入低电平；（2）所述第n时钟信号的占空比、所述第m时钟信号的占空比和所述第p时钟信号的占空比都为1/3。
基于上述区别，该权利要求实际解决的技术问题是：如何防止多输出。
对于区别（1），驳回决定认为其属于本领域的常用技术手段，对此合议组认为：
首先，在对比文件1图23对应的技术方案中，是由CKB（相当于第m时钟信号）控制晶体管T8对本级栅极驱动信号输出端进行复位从而输出低电平，并非由下拉节点netB来对本级栅极驱动信号输出端输出的栅极驱动信号进行复位，即使下拉节点netB的电位被拉高，也不会使得本级栅极驱动信号输出端输出低电平，而仅会影响上拉节点netA的电位，从而使得输出CKA的电位，从图24能够看出其反而可能使栅极驱动信号输出端输出高电平。可见，对比文件1中下拉节点netB的作用并不是在其为高电平时对本级栅极驱动信号输出进行复位，而是确保即使在薄膜晶体管TS的阈值电压例如因高温老化而产生偏移，该薄膜晶体管TS中的漏电流变大的情况下，在每个规定期间，netA的电位也能通过晶体管T3和VSS的作用能够可靠地成为低电平，从而抑制来自输出端子51的异常脉冲的输出。可见，对比文件1和本申请对栅极驱动信号进行复位的方式，以及下拉节点netB所起的作用都不相同。虽然在显示设备的移位寄存器中，由下拉节点控制栅极驱动信号复位是本领域的公知常识，然而由于对比文件1公开的方案中其发明构思的核心是在于通过第二节点netB的高电平确保第一节点netA的低电平从而抑制异常脉冲的输出，并且对比文件1中对栅极输出信号的复位已经通过CKB（相当于第m时钟信号）控制晶体管T8实现，其客观上没有通过下拉节点netB对栅极输出信号进行复位的需求，本领域技术人员没有动机改进对比文件1的技术方案使得下拉节点的电位为高电平时控制第N级栅极驱动信号输出端输出低电平，并且改变节点netB的控制对象、作用以及改变对对栅极输出信号进行复位的方式。即使要改进对比文件1，那么也是需要对整个移位寄存器的电路结构和时序控制完全重新进行设计和整合，这显然不是本领域技术人员在不付出任何创造性劳动的基础上能够实现的。
其次，对比文件1中是将从各级输出的GOUT作为设定信号SET（相当于进位信号）送至后一级，而本申请中通过由晶体管M12和M13构成的进位信号输出模块输出进位信号，即本申请并不是将上一级输出的栅极驱动信号作为下一级的进位信号，对比文件1并不存在单独的进位信号输出模块，可见对比文件1和本申请的进位信号的产生方式不同。对比文件1中SET信号用于通过晶体管T1控制上拉节点netA的电位，而并不是如本申请的第N 3级进位信号输出端输出高电平时在不同模块起到不同作用，其在栅极驱动信号输出模块中控制所述第N级栅极驱动信号输出端输出低电平而在上拉节点控制模块中控制上拉节点接入低电平，可见对比文件1中和本申请中的进位信号所控制的对象和作用都不同。对比文件1中基于设定信号SET的脉冲控制上拉节点netA的电位为高电平，而本申请的进位信号输出模块，用于当所述上拉节点的电位为高电平时控制所述第N级进位信号输出端输出所述第n时钟信号，当下拉节点的电位为高电平时控制所述第N级进位信号输出端输出低电平，可见对比文件1中和本申请中的进位输出模块所起的作用不同。虽然在显示设备的移位寄存器中，设置进位信号输出模块是本领域的公知常识，但并没有证据表明具备当所述上拉节点的电位为高电平时控制所述第N级进位信号输出端输出所述第n时钟信号，当下拉节点的电位为高电平时控制所述第N级进位信号输出端输出低电平功能的进位信号输出模块属于本领域公知常识或惯用技术手段。并且，在对比文件1已经公开了将从各级输出的GOUT作为设定信号SET（相当于进位信号）送至后一级的情况下，在对比文件1中增设进位信号模块与其它模块配合并相应改变时序控制以实现本申请所述的功能显然不是本领域技术人员在不付出任何创造性劳动的基础上能够实现的。
第三，在对比文件1中，由CKC（相当于第p时钟信号）控制下拉节点net B，再由netB控制对上拉节点netA进行复位，而本申请是由CLKm、第N 3级进位信号输出端Cout（N 3）或下拉节点PD给上拉节点PU复位，可见，对比文件1和本申请对上拉节点的复位方式不同，即两者上拉节点控制模块的功能不同。另外，在对比文件1中，下拉节点PD的电位由CKC（相当于第p时钟信号）和上拉节点netA控制，而本申请下拉节点PD的电位由CLKp、第N-1级栅极驱动信号输出端Gout（N-1）、上拉节点PU和CLKn控制，可见，对比文件1和本申请对下拉节点的电位控制方式不同，即两者下拉节点控制模块的功能不同。虽然晶体管是显示电路控制领域的公用器件，但不代表只要是有晶体管构成的电路具体的连接结构和所起的作用也是公知，无论是本申请还是对比文件1，各个晶体管是相互配合、协同合作才发挥一定的作用、实现一定的目的，因此仅仅分析单一的晶体管不能获得有意义的结论。因此即使对比文件1公开了本申请上拉和下拉节点控制模块中的部分晶体管，但在对比文件1与本申请的上拉节点控制模块和下拉节点控制模块的功能、结构都不同的情况下，本领域技术人员没有动机改进对比文件1的技术方案得到如本申请所述的上拉和下拉节点控制模块并与其他配合并相应改变时序控制以实现本申请所述的功能。
总之，对比文件1中的栅极驱动信号模块、进位信号输出模块、上拉节点控制模块和下拉节点控制模块的工作机理、所起的作用、时序控制的方式与本申请都完全不同，并且上拉节点控制模块和下拉节点控制模块的具体结构也与本申请不同，而且上述本申请中各模块在功能上协同合作，相互关联，而并非常用手段的简单叠加就能实现。而参考文献1,4-7公开的只是复位本级输出端、控制上拉和下拉节点电位的各种不同方式，而并没有公开如区别（1）所述的栅极驱动信号模块、进位信号输出模块、上拉节点控制模块和下拉节点控制模块，其公开的移位寄存器也不具备在第n时钟信号为高电平时，通过第p时钟信号的电位为高电平来控制下拉节点PD的电位为高电平，或通过第N 3级进位信号输出端实现对本级栅极驱动信号输出端的复位的功能。因此，在目前没有充分证据和其它充分理由证明该区别（1）属于公知常识的情况下，尚不应当认为该区别（1）属于本领域的常用技术手段。
对于上述区别（2），各时钟信号的占空比的设置属于本领域技术人员根据实际需求所采用的常规选择，因此，区别（2）属于本领域的公知常识。
综上，对比文件1没有公开本申请权利要求1的区别技术特征（1），也未给出任何应用该区别技术特征（1）的启示，同时没有证据表明该特征（1）属于本领域公知常识或惯用技术手段，本申请权利要求1基于上述结构，能够在可能多输出的时间能够控制下拉节点的电位为高电平，实现对本级栅极驱动信号输出端的复位，具有特定的防止多输出的技术效果。因此，本领域的技术人员在对比文件1的基础上，结合本领域的公知常识无法得出权利要求1的技术方案，独立权利要求1相对于对比文件1和本领域公知常识具有突出的实质性特点和显著的进步，具备专利法第22条第3款规定的创造性。
2、权利要求2-8直接或间接引用权利要求1，在权利要求1相对于对比文件1和本领域公知常识具备创造性的基础上，该权利要求2-8也具备突出的实质性特点和显著的创造性，符合专利法第22条第3款有关创造性的规定。
根据上述事实和理由，本案合议组依法做出以下审查决定。
三、决定
撤销国家知识产权局于2018年08月01日对本申请作出的驳回决定。由国家知识产权局原审查部门在本决定所针对的文本的基础上对本发明专利申请继续进行审查。
如对本复审请求审查决定不服,根据专利法第41条第2款的规定,请求人自收到本决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
