发明创造名称：具有硅局部氧化的绝缘体上硅的集成电路及其制造方法
外观设计名称：
决定号：184657
决定日：2019-07-23
委内编号：1F263184
优先权日：2013-05-08
申请（专利）号：201410186910.3
申请日：2014-05-05
复审请求人：新加坡商格罗方德半导体私人有限公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：刘国梁
合议组组长：张莉
参审员：马良
国际分类号：H01L27/12,H01L21/762,H01L21/84
外观设计分类号：
法律依据：专利法第22条第3款
决定要点
：如果一项权利要求的技术方案与最接近的现有技术相比存在区别技术特征，区别技术特征已经被其他现有技术公开，或者区别技术特征为本领域惯用手段，且将区别技术特征应用到最接近的现有技术中不需要付出创造性劳动，则该项权利要求不具有创造性。
全文：
本复审请求涉及申请号为201410186910.3，名称为“具有硅局部氧化的绝缘体上硅的集成电路及其制造方法”的发明专利申请（下称本申请）。申请人为新加坡商格罗方德半导体私人有限公司。本申请的申请日为2014年05月05日，优先权日为2013年05月08日，公开日为2014年11月12日。
经实质审查，国家知识产权局原审查部门于2018年07月03日发出驳回决定，驳回了本申请，其理由是：权利要求1-18不具有专利法第22条第3款规定的创造性。驳回决定引用了以下对比文件：
对比文件1：TW506078B，公开日为2002年10月11日；
对比文件2：CN102598273A，公开日为2012年07月18日。
驳回理由是：（1）独立权利要求1与对比文件1的区别在于：①该第一深度延展到该埋置型氧化物层中；②该本体接触区位在该局部氧化物层与该浅沟槽隔离区之间；③该第二深度小于或等于400埃。其中区别技术特征①是本领域常用技术手段，区别技术特征②已经被对比文件2公开，区别技术特征③可由本领域技术人员根据实际需要进行设置。因此，在对比文件1的基础上结合对比文件2和本领域技术人员的常用技术手段和常规选择得出该权利要求所要求保护的技术方案，权利要求1不符合专利法第22条第3款有关创造性的规定。（2）从属权利要求2-14的附加技术特征或被对比文件1或2公开了，或属于常规选择。所以，在其引用的权利要求不具备创造性时，上述权利要求不符合专利法第22条第3款有关创造性的规定。（3）独立权利要求15与对比文件1的区别在于：①该第一深度延展到该埋置型氧化物层中；②关于该局部氧化物层的该纵轴，该本体接触区位于该局部氧化物层的第二侧上，而该第二侧相对于该局部氧化物层的该第一侧，且其中，该本体接触区位在该局部氧化物层与该浅沟槽隔离区之间；③该第二深度小于或等于400埃。其中区别技术特征①是本领域常用技术手段，区别技术特征②已经被对比文件2公开，区别技术特征③可由本领域技术人员根据实际需要进行设置。因此，在对比文件1的基础上结合对比文件2和本领域技术人员的常用技术手段和常规选择得出该权利要求所要求保护的技术方案，权利要求15不符合专利法第22条第3款有关创造性的规定。（4）从属权利要求16-17的附加技术特征或被对比文件1公开了，或属于本领域常用技术手段。所以，在其引用的权利要求不具备创造性时，上述权利要求不符合专利法第22条第3款有关创造性的规定。（5）独立权利要求18与对比文件1的区别在于：①各区延展到该绝缘体上硅半导体衬底的埋置型氧化物层中；②该本体接触区位在该局部氧化物层与该浅沟槽隔离区之间；③该第二深度小于或等于400埃。其中区别技术特征①是本领域常用技术手段，区别技术特征②已经被对比文件2公开，区别技术特征③可由本领域技术人员根据实际需要进行设置。因此，在对比文件1的基础上结合对比文件2和本领域技术人员的常用技术手段和常规选择得出该权利要求所要求保护的技术方案，权利要求18不符合专利法第22条第3款有关创造性的规定。
驳回决定所依据的文本为：申请日2014年05月05日提交的说明书摘要、说明书第1-49段、摘要附图、说明书附图图1-图12；2017年11月02日提交的权利要求第1-18项。
驳回决定所针对的权利要求书如下：
“1. 一种集成电路，包含：
半导体衬底，包含埋置型氧化物层；
多个浅沟槽隔离(STI)区，各区在该半导体衬底的上表面之下延展至少第一深度，该第一深度延展到该埋置型氧化物层中，其中，所述浅沟槽隔离区电性隔离制于该半导体衬底中的装置；以及
晶体管，包含：
置于该半导体衬底中的源极与漏极区；
置于该源极与漏极区之间的栅极介电层；
置于该半导体衬底的第二部位中并且在该半导体衬底的该上表面之下延展第二深度的局部氧化物层，其中，该第一深度大于该第二深度，且该第二深度小于或等于400埃；以及
于该栅极介电层和该局部氧化物层上方延展的栅极电极，其中，关于该栅极电极延展在该局部氧化物层的上方的该局部氧化物层的区域的整体，该栅极电极直接邻接接触该局部氧化物层；
以及
具有长度与宽度的本体接触区，其中，该本体接触区的该长度大于该本体接触区的该宽度，而且，该本体接触区的该长度平行于该局部氧化物层的该长度而延展，且其中，该本体接触区位在该局部氧化物层与该浅沟槽隔离区之间，该本体接触区直接且邻接接触该局部氧化物层。
2. 根据权利要求1所述的集成电路，其中，该半导体衬底为绝缘体上硅的衬底。
3. 根据权利要求1所述的集成电路，其中，该栅极电极具有长度与宽度，以及其中，该栅极电极的该长度大于该栅极电极的该宽度。
4. 根据权利要求3所述的集成电路，其中，该局部氧化物层具有长度与宽度，以及其中，该局部氧化物层的该长度大于该局部氧化物 层的该宽度。
5. 根据权利要求4所述的集成电路，其中，该栅极电极的该长度垂直于该局部氧化物层的该长度而延展。
6. 根据权利要求4所述的集成电路，其中，该局部氧化物层是于该半导体衬底的该上表面之上延展。
7. 根据权利要求4所述的集成电路，其中，该源极区具有长度与宽度，其中，该源极区的该长度大于该源极区的该宽度，以及其中，该源极区的该长度平行于该栅极电极的该长度而延展，且其中，关于该栅极电极的纵轴，该源极区位于该栅极电极的第一侧上。
8. 根据权利要求7所述的集成电路，其中，该漏极区具有长度与宽度，其中，该漏极区的该长度大于该漏极区的该宽度，以及其中，该漏极区的该长度平行于该栅极电极的该长度而延展，且其中，关于该栅极电极的该纵轴，该漏极区位于该栅极电极的第二侧上，而该第二侧相对于该栅极电极的该第一侧。
9. 根据权利要求8所述的集成电路，其中，关于该局部氧化物层的纵轴，该源极区与该漏极区位于该局部氧化物层的第一侧上，且其中，关于该局部氧化物层的该纵轴，该本体接触区位于该局部氧化物层的第二侧上，而该第二侧相对于该局部氧化物层的该第一侧。
10. 根据权利要求9所述的集成电路，其中，该源极、该漏极以及该本体接触区在该半导体衬底的该上表面之下延展第三深度，以及其中，该第三深度小于该第一深度但大于该第二深度。
11. 根据权利要求1所述的集成电路，其中，该栅极电极在该多个浅沟槽隔离区的其中一个的一部分上方进一步延展。
12. 根据权利要求11所述的集成电路，其中，该源极与该漏极区两个都邻近于该多个浅沟槽隔离区的该其中一个。
13. 根据权利要求11所述的集成电路，其中，该源极与该漏极区两个都邻近于该局部氧化物层。
14. 根据权利要求11所述的集成电路，其中，该栅极介电层在该局部氧化物层与该多个浅沟槽隔离区的该其中一个之间延展。
15. 一种制造集成电路的方法，包含的步骤为：
在半导体衬底中形成多个浅沟槽隔离(STI)区，各区在该半导体衬底的上表面之下延展至少第一深度，该第一深度延展到该半导体衬底的埋置型氧化物层中；
在该半导体衬底的源极与漏极区的第一部位上方形成栅极介电层；
氧化该半导体衬底的第二部位，借以形成在该半导体衬底的上表面之下延展第二深度的局部氧化物区，其中，该第一深度大于该第二深度，且该第二深度小于或等于400埃；以及
在该栅极介电层和该局部氧化物区上方形成栅极电极，其中，形成该栅极电极包括形成该栅极电极以便关于该栅极电极延展在该局部氧化物层的上方的该局部氧化物层的区域的整体，该栅极电极直接邻接接触该局部氧化物层，
其中，氧化该半导体衬底的该第二部位包含热氧化该半导体衬底的该第二部位，而且，氧化该半导体衬底的该第二部位进一步包括形成该局部氧化物区直接且邻接接触该半导体衬底的本体接触区，使得关于该局部氧化物区的纵轴，该源极区与该漏极区位于该局部氧化物区的第一侧上，且关于该局部氧化物区的该纵轴，该本体接触区位于该局部氧化物区的第二侧上，而该第二侧相对于该局部氧化物层的该第一侧，且其中，该本体接触区位在该局部氧化物层与该浅沟槽隔离区之间。
16. 根据权利要求15所述的方法，其中，形成该多个浅沟槽隔离区包含在该半导体衬底中蚀刻多个沟槽区并且在该多个沟槽中沉积氧化硅材料。
17. 根据权利要求15所述的方法，其中，形成该栅极电极包含沉积以及蚀刻多晶硅层，其中，形成该栅极电极进一步包括关于该栅极电极的纵轴，放置该源极区使得该源极区位于该栅极电极的第一侧上，其中，形成该栅极电极进一步包括关于该栅极电极的该纵轴，放置该栅极电极使得该漏极区位于该栅极电极的第二侧上，而该第二侧相对于该栅极电极的该第一侧。
18. 一种集成电路，包含：
绝缘体上硅半导体衬底；
多个浅沟槽隔离(STI)区，各区延展到该绝缘体上硅半导体衬底的埋置型氧化物层中，其中，所述浅沟槽隔离区电性隔离制于该半导体衬底中的装置；以及
晶体管，包含：
置于该半导体衬底中的源极与漏极区；
置于该源极与漏极区之间的栅极介电层；
置于该半导体衬底的第二部位中并且在该半导衬底的该上表面之下延展深度以及在该半导体衬底的该上表面之上延展高度的局部氧化物层，其中该深度小于或等于400埃；以及
在该栅极介电层与该局部氧化物层上方延展的栅极电极，其中，该栅极电极和该局部氧化物层是呈T形组构而设置，且其中，关于该栅极电极延展在该局部氧化物层的上方的该局部氧化物层的区域的整体，该栅极电极直接邻接接触该局部氧化物层；以及邻近于该晶体管的该局部氧化物层而设置的本体接触区，
其中，该本体接触区位在该局部氧化物层与该浅沟槽隔离区之间。”
申请人（下称复审请求人）对上述驳回决定不服，于2018年10月18日向国家知识产权局提出了复审请求，同时提交了权利要求书的替换页，包括权利要求第1-18项。复审请求人认为：对比文件1和2中都没有公开该栅极电极在其覆于该局部氧化物层上方的区域中隆突，也不能完成具有硅局部氧化（LOCOS）的绝缘体上硅的集成电路的技术功效。
复审请求时提交的修改后的独立权利要求书1、15、18如下：
“1. 一种集成电路，包含：
半导体衬底，包含埋置型氧化物层；
多个浅沟槽隔离(STI)区，各区在该半导体衬底的上表面之下延展至少第一深度，其中，所述浅沟槽隔离区电性隔离制于该半导体衬底中的装置；以及
晶体管，包含：
置于该半导体衬底中的源极与漏极区；
置于该源极与漏极区之间的栅极介电层；
置于该半导体衬底的第二部位中并且在该半导体衬底的该上表面之下延展第二深度的局部氧化物层，其中，该第一深度大于该第二深度；以及
于该栅极介电层和该局部氧化物层上方延展的栅极电极，该栅极电极在其覆于该局部氧化物层上方的区域中隆突。
15. 一种制造集成电路的方法，包含的步骤为：
在半导体衬底中形成多个浅沟槽隔离(STI)区，各区在该半导体衬底的上表面之下延展至少第一深度；
在该半导体衬底的源极与漏极区的第一部位上方形成栅极介电层；
氧化该半导体衬底的第二部位，借以形成在该半导体衬底的上表面之下延展第二深度的局部氧化物区，其中，该第一深度大于该第二深度；以及
在该栅极介电层和该局部氧化物区上方形成栅极电极，该栅极电极在其覆于该局部氧化物区上方的区域中隆突。
18. 一种集成电路，包含：
绝缘体上硅半导体衬底；
多个浅沟槽隔离(STI)区，各区延展到该绝缘体上硅半导体衬底的埋置型氧化物层中，其中，所述浅沟槽隔离区电性隔离制于该半导体衬底中的装置；以及
晶体管，包含：
置于该半导体衬底中的源极与漏极区；
置于该源极与漏极区之间的栅极介电层；
置于该半导体衬底的第二部位中并且在该半导体衬底的该上表面之下延展深度以及在该半导体衬底的该上表面之上延展高度的局部氧化物层；以及
在该栅极介电层与该局部氧化物层上方延展的栅极电极，该栅极电极在其覆于该局部氧化物层上方的区域中隆突。”
经形式审查合格，国家知识产权局于2018年10月24日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中认为：对比文件1公开了“于该栅极介电层410和该部分沟渠隔离区域250上方延展的栅极电极520”，相当于本申请权利要求1中的“于该栅极介电层和该局部氧化物层上方延展的栅极电极”，虽然对比文件1没有公开“该栅极电极在其覆于该局部氧化物层上方的区域中隆突”，然而本申请是由于局部氧化物层突出于栅极介电层的表面，因此覆于局部氧化物层上方的栅极电极是隆突的，首先，隆突的栅极电极相对于不隆突的栅极电极并没有取得预料不到的技术效果；其次，将局部氧化物层形成为突出于栅极介电层的表面、覆于局部氧化物层上方的栅极电极为隆突的是本领域的惯用技术手段，本领域技术人员可以根据需要将对比文件1的覆于部分沟渠隔离区域250（部分沟渠隔离区域250由区域硅氧化法LOCOS形成，即为局部氧化物层）上方的栅极电极520形成为隆突的，在对比文件1的基础上也是易于实现的，在形成栅极介电层410的步骤中，使有源区的栅极介电层410的表面低于部分沟渠隔离区域250的表面即可，这并不需要付出创造性的劳动。
随后，国家知识产权局成立合议组对本案进行审理。
合议组于2019年02月20日向复审请求人发出复审通知书，指出：（1）独立权利要求1、15、18与对比文件1的区别仅在于：该栅极电极在其覆于该局部氧化物层上方的区域中隆突。而该区别技术特征属于本领域的惯用手段，上述权利要求相对于对比文件1和本领域惯用手段的结合不具备创造性, 不符合专利法第22条第3款的规定。（2）从属权利要求2-14、16-17的附加技术特征或被对比文件1或2公开了，或属于常规选择。所以，在其引用的权利要求不具备创造性时，上述权利要求不符合专利法第22条第3款有关创造性的规定。
复审请求人于2019年03月29日提交了意见陈述书，同时提交了权利要求书的替换页，包括权利要求第1-18项，其中将技术特征“以及置于该局部氧化物层与该多个浅沟槽隔离区的其中一个之间的本体接触区，其中，该局部氧化物层使该源极与漏极区自该本体接触区隔开”加入到独立权利要求1、15、18中，修改后的权利要求1、15、18如下：
“1. 一种集成电路，包含：
半导体衬底，包含埋置型氧化物层；
多个浅沟槽隔离(STI)区，各区在该半导体衬底的上表面之下延展至少第一深度，其中，所述浅沟槽隔离区电性隔离制于该半导体衬底中的装置；
晶体管，包含：
置于该半导体衬底中的源极与漏极区；
置于该源极与漏极区之间的栅极介电层；
置于该半导体衬底的第二部位中并且在该半导体衬底的该上表面之下延展第二深度的局部氧化物层，其中，该第一深度大于该第二深度；以及
于该栅极介电层和该局部氧化物层上方延展的栅极电极，该栅极电极在其覆于该局部氧化物层上方的区域中隆突；以及
置于该局部氧化物层与该多个浅沟槽隔离区的其中一个之间的本体接触区，其中，该局部氧化物层使该源极与漏极区自该本体接触区隔开。
15. 一种制造集成电路的方法，包含的步骤为：
在半导体衬底中形成多个浅沟槽隔离(STI)区，各区在该半导体衬底的上表面之下延展至少第一深度；
在该半导体衬底的源极与漏极区的第一部位上方形成栅极介电层；
氧化该半导体衬底的第二部位，借以形成在该半导体衬底的上表面之下延展第二深度的局部氧化物区，其中，该第一深度大于该第二深度；
在该栅极介电层和该局部氧化物区上方形成栅极电极，该栅极电极在其覆于该局部氧化物区上方的区域中隆突；以及
在该局部氧化物区与该多个浅沟槽隔离区的其中一个之间形成本体接触区，其中，该局部氧化物区使该源极与漏极区自该本体接触区隔开。
18. 一种集成电路，包含：
绝缘体上硅半导体衬底；
多个浅沟槽隔离(STI)区，各区延展到该绝缘体上硅半导体衬底的埋置型氧化物层中，其中，所述浅沟槽隔离区电性隔离制于该半导体衬底中的装置；
晶体管，包含：
置于该半导体衬底中的源极与漏极区；
置于该源极与漏极区之间的栅极介电层；
置于该半导体衬底的第二部位中并且在该半导体衬底的该上表面之下延展深度以及在该半导体衬底的该上表面之上延展高度的局部氧化物层；以及
在该栅极介电层与该局部氧化物层上方延展的栅极电极，该栅极电极在其覆于该局部氧化物层上方的区域中隆突；以及
置于该局部氧化物层与该多个浅沟槽隔离区的其中一个之间的本体接触区，其中，该局部氧化物层使该源极与漏极区自该本体接触区隔开。”
复审请求人认为：对比文件1中的本体接触区域220被部分隔离区域250覆盖，位于本体区域380及导电区域610之间，对比文件2中主体接触区位于FET区域及隔离STI区之间。因此，对比文件没有公开权利要求1、18中新增加的技术特征“置于该局部氧化物层与该多个浅沟槽隔离区的其中一个之间的本体接触区，其中，该局部氧化物层使该源极与漏极区自该本体接触区隔开”以及权利要求15中新增加的技术特征“在该局部氧化物区与该多个浅沟槽隔离区的其中一个之间形成本体接触区，其中，该局部氧化物区使该源极与漏极区自该本体接触区隔开”。
经过充分阅卷并合议，合议组认为本案事实已经清楚，可以作出复审请求审查决定。
二、决定的理由
审查文本的认定
复审请求人于2019年03月29日提交了权利要求书全文修改替换页，共包括权利要求第1-18项。经审查，上述修改符合专利法第33条和专利法实施细则第61条第1款的规定。因此，本复审请求审查决定所针对的审查文本为：复审请求人于申请日2014年05月05日提交的说明书摘要、说明书第1-49段、摘要附图、说明书附图图1-图12；2019年03月29日提交的权利要求第1-18项。
关于专利法第22条第3款
专利法第22条第3款规定：创造性，是指与现有技术相比，该发明有突出的实质性特点和显著的进步，该实用新型有实质性特点和进步。
如果一项权利要求的技术方案与最接近的现有技术相比存在区别技术特征，区别技术特征已经被其他现有技术公开，或者区别技术特征为本领域惯用手段，且将区别技术特征应用到最接近的现有技术中不需要付出创造性劳动，则该项权利要求不具有创造性。
本复审请求审查决定引用的对比文件与驳回决定相同，包括：
对比文件1：TW506078B，公开日为2002年10月11日；
对比文件2：CN102598273A，公开日为2012年07月18日。
2-1、独立权利要求1所要求保护的技术方案不具备专利法第22条第3款规定的创造性。
权利要求1要求保护一种集成电路，对比文件1公开了一种SOI装置电路，其包括（参见说明书第7页第1段-第16页第3段，附图1-15）：SOI基材102/104/106（相当于半导体衬底），包含借由在硅晶圆内植入氧离子形成的埋藏绝缘层104（相当于埋置型氧化物层）；多个场氧化物240（相当于浅沟槽隔离区），各场氧化物240在SOI基材102/104/106的上表面之下延展至少第一深度，其中，所述场氧化物240电性隔离制于该SOI基材102/104/106中的装置；以及晶体管，包含：置于该SOI基材102/104/106中的源极与漏极区810；置于该源极与漏极区810之间的栅极介电层410；置于该SOI基材102/104/106的第二部位中并且在该SOI基材102/104/106的该上表面之下延展第二深度的部分沟渠隔离区域250，所述部分沟渠隔离区域250可由区域硅氧化法LOCOS形成（参见说明书第11页第5段，相当于局部氧化物层），其中，该第一深度大于该第二深度；以及于该栅极介电层410和该部分沟渠隔离区域250上方延展的栅极电极520（参见附图13-14）。
可见该权利要求与对比文件1的区别仅在于：该栅极电极在其覆于该局部氧化物层上方的区域中隆突；置于该局部氧化物层与该多个浅沟槽隔离区的其中一个之间的本体接触区，其中，该局部氧化物层使该源极与漏极区自该本体接触区隔开。
然而，局部氧化物层与邻近层不共面的情况是常见的，属于本领域的惯用手段，在这种情况下形成于其表面区域的栅极电极随之隆突也是容易实现的，不需要付出创造性劳动，并且也没有产生任何预料不到的技术效果。
并且，对比文件2公开了一种SOI器件，其包括（参见说明书第[0060]-[0067]段，附图21-27）：主体接触区、源漏区、STI-2氧化物48和STI-1氧化物42，该主体接触区位在该STI-2氧化物48与该STI-1氧化物42之间，该主体接触区直接且邻接接触该STI-2氧化物48，并且STI-2的厚度足以阻挡源漏极注入物（即STI-2使源漏极区与主体接触区隔开）（参见说明书第[0051]段，附图21、27）。可见对比文件2给出了在两个隔离区之间设置主体接触区的启示，在该启示下本领域技术人员容易想到将对比文件1的本体接触区也设置于部分沟渠隔离区域250和场氧化物240之间，从而布置其本体接触区。
由此可知，在对比文件1的基础上结合对比文件2和本领域的惯用手段得出该权利要求所要求保护的技术方案，对本领域的技术人员来说是显而易见的，因此该权利要求所要求保护的技术方案不具有突出的实质性特点和显著的进步，因而不具备创造性。
2-2、从属权利要求2-14所要求保护的技术方案不具备专利法第22条第3款规定的创造性。
权利要求2是权利要求1的从属权利要求，对比文件1已经公开了SOI基材102/104/106。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求3是权利要求1的从属权利要求，对比文件1（参见附图13-14）还公开了该栅极电极520具有长度与宽度，以及其中，该栅极电极520的该长度大于该栅极电极520的该宽度。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求4是权利要求3的从属权利要求，对比文件1（参见附图13-14）还公开了该部分沟渠隔离区域250具有长度与宽度，以及其中，该部分沟渠隔离区域250的该长度大于该部分沟渠隔离区域250的该宽度。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求5是权利要求4的从属权利要求，对比文件1（参见附图13-14）还公开了该栅极电极520的该长度垂直于该部分沟渠隔离区域250的该长度而延展。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求6是权利要求4的从属权利要求，对比文件1（参见附图13-14）还公开了该部分沟渠隔离区域250是于该SOI基材102/104/106的该上表面之上延展。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求7是权利要求4的从属权利要求，对比文件1（参见附图13-14）还公开了该源极区810具有长度与宽度，其中，该源极区810的该长度大于该源极区810的该宽度，以及其中，该源极区810的该长度平行于该栅极电极520的该长度而延展，且其中，关于该栅极电极520的纵轴，该源极区810位于该栅极电极520的第一侧上。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求8是权利要求7的从属权利要求，对比文件1（参见附图13-14）还公开了该漏极区810具有长度与宽度，其中，该漏极区810的该长度大于该漏极区810的该宽度，以及其中，该漏极区810的该长度平行于该栅极电极520的该长度而延展，且其中，关于该栅极电极520的该纵轴，该漏极区810位于该栅极电极520的第二侧上，而该第二侧相对于该栅极电极520的该第一侧。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求9是权利要求8的从属权利要求，对比文件1（参见附图13-14）还公开了还包含本体接触区域220，其中，关于该部分沟渠隔离区域250的纵轴，该源极区810与该漏极区810位于该部分沟渠隔离区域250的第一侧上，且其中，关于该部分沟渠隔离区域250的该纵轴，该本体接触区域220位于该部分沟渠隔离区域250之下。可见该权利要求与对比文件1的区别还包括关于该局部氧化物层的该纵轴，该本体接触区位于该局部氧化物层的第二侧上，而该第二侧相对于该局部氧化物层的该第一侧。
对比文件2公开了一种SOI器件，其包括（参见说明书第[0060]-[0067]段，附图21-27）：主体接触区、源漏区和STI-2氧化物48，并且，所述主体接触区和源漏区分别设于STI-2氧化物48的纵轴的相对两侧。可见对比文件2已经公开了主体接触区设于STI-2氧化物48的纵轴相对于源漏区的另一侧，且作用相同，在对比文件2的启示下，将对比文件1的本体接触区域220设置于部分沟渠隔离区域250的另一侧对本领域技术人员而言是显而易见的。由此可知，在对比文件1的基础上结合对比文件2和本领域的惯用手段得出该权利要求所要求保护的技术方案，对本领域的技术人员来说是显而易见的，因此该权利要求所要求保护的技术方案不具有突出的实质性特点和显著的进步，因而不具备创造性。
权利要求10是权利要求9的从属权利要求，对比文件1（参见附图13-15）还公开了该源极810、该漏极810以及该本体接触区域220在该SOI基材102/104/106的该上表面之下延展第三深度，以及其中，该第三深度大于该第二深度。在对比文件1的基础上，本领域技术人员可以根据常规需要选择将源漏极的深度设置为小于场氧化物240的深度，是不需要付出创造性地劳动即可实现的，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求11是权利要求1的从属权利要求，对比文件1（参见附图13-14）还公开了该栅极电极520在该多个场氧化物240的其中一个的一部分上方进一步延展。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求12是权利要求11的从属权利要求，对比文件1（参见附图13-15）还公开了该源极与该漏极区810两个都邻近于该多个场氧化物240的该其中一个。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求13是权利要求11的从属权利要求，对比文件1（参见附图13-15）还公开了该源极与该漏极区810两个都邻近于该部分沟渠隔离区域250。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求14是权利要求11的从属权利要求，对比文件1（参见附图13-15）还公开了该栅极介电层410在该部分沟渠隔离区域250与该多个场氧化物240的该其中一个之间延展。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
2-3、独立权利要求15所要求保护的技术方案不具备专利法第22条第3款规定的创造性。
权利要求15要求保护一种制造集成电路的方法，对比文件1公开了一种制造SOI装置电路的方法，其包括的步骤为（参见说明书第7页第1段-第16页第3段，附图1-15）：在SOI基材102/104/106（相当于半导体衬底）中形成多个场氧化物240（相当于浅沟槽隔离区），各场氧化物240在SOI基材102/104/106的上表面之下延展至少第一深度；在该SOI基材102/104/106的源极与漏极区810的第一部位上方形成栅极介电层410；由区域硅氧化法LOCOS氧化该SOI基材102/104/106的第二部位，借以形成在该SOI基材102/104/106的上表面之下延展第二深度的部分沟渠隔离区域250（相当于局部氧化物区），其中，该第一深度大于该第二深度；以及在该栅极介电层410和该部分沟渠隔离区域250上方形成栅极电极520（参见附图10-14）。
可见该权利要求与对比文件1的区别仅在于：该栅极电极在其覆于该局部氧化物层上方的区域中隆突；在该局部氧化物区与该多个浅沟槽隔离区的其中一个之间形成本体接触区，其中，该局部氧化物区使该源极与漏极区自该本体接触区隔开。
然而，局部氧化物层与邻近层不共面的情况是常见的，属于本领域的惯用手段，在这种情况下形成于其表面区域的栅极电极随之隆突也是容易实现的，不需要付出创造性劳动，并且也没有产生任何预料不到的技术效果。
并且，对比文件2公开了一种SOI器件，其包括（参见说明书第[0060]-[0067]段，附图21-27）：主体接触区、源漏区、STI-2氧化物48和STI-1氧化物42，该主体接触区位在该STI-2氧化物48与该STI-1氧化物42之间，该主体接触区直接且邻接接触该STI-2氧化物48，并且STI-2的厚度足以阻挡源漏极注入物（即STI-2使源漏极区与主体接触区隔开）（参见说明书第[0051]段，附图21、27）。可见对比文件2给出了在两个隔离区之间设置主体接触区的启示，在该启示下本领域技术人员容易想到将对比文件1的本体接触区也设置于部分沟渠隔离区域250和场氧化物240之间，从而布置其本体接触区。
由此可知，在对比文件1的基础上结合对比文件2和本领域的惯用手段得出该权利要求所要求保护的技术方案，对本领域的技术人员来说是显而易见的，因此该权利要求所要求保护的技术方案不具有突出的实质性特点和显著的进步，因而不具备创造性。
2-4、从属权利要求16-17所要求保护的技术方案不具备专利法第22条第3款规定的创造性。
权利要求16是权利要求15的从属权利要求，对比文件1还公开了形成该多个场氧化物240包含在该SOI基材102/104/106中蚀刻多个沟渠并且在该多个沟渠中使用HDP、LPCVD等技术沉积场氧化物。另外，氧化硅是场氧化物的常用材料。因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
权利要求17是权利要求15的从属权利要求，对比文件1还公开了形成该栅极电极520包含沉积以及蚀刻多晶硅层420，其中，形成该栅极电极520进一步包括关于该栅极电极520的纵轴，放置该源极区810使得该源极区810位于该栅极电极520的第一侧上，其中，形成该栅极电极520进一步包括关于该栅极电极520的该纵轴，放置该栅极电极520使得该漏极区810位于该栅极电极520的第二侧上，而该第二侧相对于该栅极电极520的该第一侧。可见该权利要求的附加技术特征也已经被公开，因此在其引用的权利要求不具备创造性的情况下，该权利要求也不具备创造性。
2-5、独立权利要求18所要求保护的技术方案不具备专利法第22条第3款规定的创造性。
权利要求18要求保护一种集成电路，对比文件1公开了一种SOI装置电路，其包括（参见说明书第7页第1段-第16页第3段，附图1-15）：SOI基材102/104/106（相当于绝缘体上硅半导体衬底），包含借由在硅晶圆内植入氧离子形成的埋藏绝缘层104（相当于埋置型氧化物层）；多个场氧化物240（相当于浅沟槽隔离区），其中，所述场氧化物240电性隔离制于该SOI基材102/104/106中的装置；以及晶体管，包含：置于该SOI基材102/104/106中的源极与漏极区810；置于该源极与漏极区810之间的栅极介电层410；置于该SOI基材102/104/106的第二部位中并且在该SOI基材102/104/106的该上表面之下延展深度以及在该SOI基材102/104/106的该上表面之上延展高度的部分沟渠隔离区域250，所述部分沟渠隔离区域250可由区域硅氧化法LOCOS形成（参见说明书第11页第5段，相当于局部氧化物层）；以及在该栅极介电层410与该部分沟渠隔离区域250上方延展的栅极电极520。
可见该权利要求与对比文件1的区别仅在于：该栅极电极在其覆于该局部氧化物层上方的区域中隆突；置于该局部氧化物层与该多个浅沟槽隔离区的其中一个之间的本体接触区，其中，该局部氧化物层使该源极与漏极区自该本体接触区隔开。
然而，局部氧化物层与邻近层不共面的情况是常见的，属于本领域的惯用手段，在这种情况下形成于其表面区域的栅极电极随之隆突也是容易实现的，不需要付出创造性劳动，并且也没有产生任何预料不到的技术效果。
并且，对比文件2公开了一种SOI器件，其包括（参见说明书第[0060]-[0067]段，附图21-27）：主体接触区、源漏区、STI-2氧化物48和STI-1氧化物42，该主体接触区位在该STI-2氧化物48与该STI-1氧化物42之间，该主体接触区直接且邻接接触该STI-2氧化物48，并且STI-2的厚度足以阻挡源漏极注入物（即STI-2使源漏极区与主体接触区隔开）（参见说明书第[0051]段，附图21、27）。可见对比文件2给出了在两个隔离区之间设置主体接触区的启示，在该启示下本领域技术人员容易想到将对比文件1的本体接触区也设置于部分沟渠隔离区域250和场氧化物240之间，从而布置其本体接触区。
由此可知，在对比文件1的基础上结合对比文件2和本领域的惯用手段得出该权利要求所要求保护的技术方案，对本领域的技术人员来说是显而易见的，因此该权利要求所要求保护的技术方案不具有突出的实质性特点和显著的进步，因而不具备创造性。
3、关于复审请求人的陈述意见
对于复审请求人的意见陈述，合议组认为：
对于独立权利要求1、15、18中新增加的技术特征，对比文件2中已经公开了主体接触区位在该STI-2氧化物48与该STI-1氧化物42之间，该主体接触区直接且邻接接触该STI-2氧化物48，并且STI-2的厚度足以阻挡源漏极注入物（即STI-2使源漏极区与主体接触区隔开），因此增加的技术特征已经被相应的公开了。
本申请中的本体接触区与本体区域接触，其也是设置在FET本体与浅沟槽隔离230之间的，与对比文件2中所公开的主体接触区35位于FET区和隔离STI-1氧化物42之间是相同的。并且对比文件2公开了主体接触区位于隔离STI-2氧化物48与隔离STI-1氧化物42之间，其中隔离STI-2氧化物48也是用于隔离，隔离源漏极区与接触区，区别仅仅是未采用LOCOS工艺形成。并且，对比文件1中已经公开了采用LOCOS工艺形成隔离区域，在对比文件2公开的内容的基础上，本领域技术人员将对比文件2公开的内容结合到对比文件1，以及结合本领域惯用手段得到独立权利要求1、15、18的技术方案，对本领域的技术人员来说是显而易见的，因此上述权利要求所要求保护的技术方案不具有突出的实质性特点和显著的进步，因而不具备创造性。
因此，合议组对复审请求人的意见陈述不予支持。
三、决定
维持国家知识产权局于2018年07月03日对本申请作出的驳回决定。
如对本复审请求审查决定不服，根据专利法第41条第2款的规定，复审请求人可自收到本决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
